专利名称：一种新型校正失调电压的动态比较器的制作方法
技术领域：
本发明属于模拟电路设计领域，特别是涉及一种新型校正失调电压的动态比较器。
背景技术：
基于锁存器的动态比较器具有 静态功耗为零、比较速度快、面积小的特点，可应用于需要低功耗、小尺寸的集成电路系统中。然而动态比较器的失调电压一般较高，限制了比较器所能分辨的最小电压。为了降低动态比较器的失调电压，可以采用如
图1所示的带有失调校正电路的比较器。该电路包括预放大器、锁存器和失调校正电路等3部分。预放大器的主电路包括偏置电流源ΜΝ0，差分输入对管丽I和丽2，负载管MP3和MP4 ο在时钟信号CLK的作用下对输入电压Vinp和Vinn进行放大。经预放大器放大后的信号Voutn和Voutp送给后面级联的锁存器，经过锁存器的正反馈锁存后输出比较结果QP和QN0为了对比较器进行失调电压校正，可以在预放大器的输入管丽I和丽2的两边并联校正用的MOS管丽5和MN6。其中丽5的栅极接固定的偏置电压。比较器的输出结果QP和QN送入失调校正电路，产生校正电压Vcal，将该电压加到MN6管的栅极上。当比较器没有失调的时候，Vbias和Vcal相等，在信号放大过程中，丽5和MN6管流过相等的电流，预放大器的输出Voutn=Voutp。当比较器存在失调电压的时候，如果该失调电压使得丽I管流过较大的电流，丽2管流过较小的电流，那么在相同的负载下Voutn〈Voutp。如果提高Vcal的电压，即Vcal>Vbias,则MN6管将流过较大的电流,而MN5管流过较小的电流，从而保持丽I和丽5管中流过的电流等于丽2和MN6管中流过的电流，那么在相同负载下预放大器的输出电压再次平衡，因此消除了失调电压对预放大器输出电压的影响。这种失调校正方法的一个缺点是额外增加的丽5和MN6管自身的电容将给预放大器的输出节点带来负载效应。
发明内容
本发明所要解决的技术问题是，提供一种新型校正失调电压的动态比较器，降低校正用MOS管给预放大器带来的负载效应。本发明的技术问题通过以下技术手段予以解决一种新型校正失调电压的动态比较器，包括预放大器、锁存器和失调校正电路，其中，所述预放大器包括作为偏置电流源的第一 MOS管MN0、作为差分输入对管的第二 MOS管丽I和第三MOS管丽2、以及作为负载管的第四MOS管MP3和第五MOS管MP5 ；所述第一 MOS管MNO的栅极接第一时钟信号CLK，所述第二 MOS管丽I和第三MOS管丽2的栅极分别接动态比较器的待比较信号Vinp和Vinn、源极和第一 NMOS管MNO的漏极相连；
其中，该预放大器还包括第六MOS管MP5和第七MOS管MP6，所述第六MOS管MP5和第七MOS管MP6均为PMOS管；所述第六MOS管MP5的栅极接偏置电压(Vbias)、源极与所述第四MOS管MP3的漏极连接、漏极与所述第二 MOS管丽I的漏极连接至预放大器的第一输出节点Voutn ;所述第七MOS管MP6的栅极接所述失调校正电路的控制信号输出端Vcal、源极与所述第五MOS管MP4的漏极连接、漏极与所述第三MOS管丽2的漏极连接至预放大器的第二输出节点Voutp。优选地所述失调校正电路为基于逐次逼近逻辑的失调校正电路，用于在所述第一输出节点Voutn的输出电压小于第二输出节点Voutp的输出电压时提高所述控制信号输出端Vcal的输出电压，所述第一输出节点Voutn的输出电压大于所述第二输出节点Voutp的输出电压时降低所述控制信号输出端Vcal的输出电压。
所述锁存器包括第八MOS管MP9、第九MOS管MP10、第十MOS管MP11、第i^一 MOS管MP12、第十二 MOS管MP13、第十三MOS管MP14和第十四MOS管MP15 ；第八MOS管MP9的栅极接所述预放大器的第一输出节点Voutn，第九MOS管MPlO的栅极接所述预放大器的第二输出节点Voutp ;第十MOS管MPll与第八MOS管MP9并联，第十二 MOS管MP13和第十MOS管(MPl I)构成第一反相器；第^^一 MOS管MP12与第九MOS管MPlO并联，第十三MOS管MP14和第i^一 MOS管MP12构成第二反相器，所述第一方向器和第二方向器交叉连接，第十二 MOS管MP13的漏极为锁存器的第一锁存器输出端QP，第十三MOS管MP14锁存器的漏极为锁存器的第二锁存器输出端QN ;第十四MOS管MP15为电流源，其栅极外接第二时钟信号CLKN、漏极与第十二 MOS管MP13及第十三MOS管MP14的源极连接；所述失调校正电路根据所述第一锁存器输出端QP和第二锁存器输出端QN控制其控制信号输出端Vcal的输出电压。与现有技术相比，本发明将原来校正失调电压用的、和输入管并联的NMOS管MN5、MN6改为PMOS管MP5和MP6，MP5和负载管MP3构成共源共栅(cascode)结构，MP6和负载管MP4构成另一个cascode结构。当比较器没有失调的时候，Vbias和Vcal相等，预放大器丽1_MP5_MP3管支路和MN2-MP6-MP4管支路具有相同的电流，输出节点Voutn和Voutp具有相同的阻抗，预放大器的输出V0Utn=V0Utp。当比较器存在失调电压的时候，如果该失调电压使得MNl管流过较大的电流，MN2管流过较小的电流，那么在相同的负载下Voutn〈Voutp。如果提高Vcal的电压，即Vcal>Vbias，则如公式(1)，MP5管栅源电压的绝对值将大于MP6管栅源电压的绝对值。MOS管本征增益的公式见(2)，其中VE是工艺决定的常数山是皿^管的沟道长度，MP5和MP6管尺寸相同，因此L相同；VGS是MOS管的栅源电压，VTH是MOS管的阈值电压，MP5和MP6管的阈值电压也相等。为了避免NMOS管/PMOS管栅源电压、阈值电压的符号问题，公式
(2)—律取绝对值表示。从公式(2)可知，MP5管的本征增益Av5将小于MP6管的本征增益Av6，如公式(3)。MP3管和MP4管的栅源电压均由CLK信号决定，其漏源电压由于MP5、MP6管的cascode屏蔽效应而近似相等，因此它们的输出电阻也近似相等，记为ro。cascode结构的输出电阻如公式(4)所示,其中Av, cascode表示cascode管的本征增益,ro表示另一个MOS管的输出电阻，rout表示cascode结构的总输出电阻。由公式(4)可知，MP5-MP3管的cascode等效输出电阻rout, 3-5将小于MP6-MP4管的cascode等效输出电阻rout, 4-6,
权利要求
1.一种新型校正失调电压的动态比较器，包括预放大器、锁存器和失调校正电路，其中，所述预放大器包括作为偏置电流源的第一 MOS管(MNO)、作为差分输入对管的第二 MOS 管(丽I)和第三MOS管(丽2)、以及作为负载管的第四MOS管(MP3)和第五MOS管(MP5)；所述第一 MOS管(MNO)的栅极接第一时钟信号(CLK)，所述第二 MOS管(丽I)和第三MOS 管(丽2)的栅极分别接动态比较器的待比较信号(Vinp、Vinn)、源极和第一 NMOS管(MNO) 的漏极相连；其特征在于所述预放大器还包括第六MOS管(MP5)和第七MOS管(MP6)，所述第六MOS管(MP5)和第七MOS管(MP6)均为PMOS管；所述第六MOS管(MP5)的栅极接偏置电压(Vbias)、源极与所述第四MOS管(MP3)的漏极连接、漏极与所述第二 MOS管(MNl)的漏极连接至预放大器的第一输出节点(Voutn);所述第七MOS管(MP6)的栅极接所述失调校正电路的控制信号输出端(Veal)、源极与所述第五MOS管(MP4)的漏极连接、漏极与所述第三MOS管(丽2)的漏极连接至预放大器的第二输出节点(Voutp)。
2.根据权利要求1所述的动态比较器，其特征在于所述失调校正电路为基于逐次逼近逻辑的失调校正电路，用于在所述第一输出节点(Voutn)的输出电压小于第二输出节点 (Voutp)的输出电压时提高所述控制信号输出端(Vcal)的输出电压，所述第一输出节点 (Voutn)的输出电压大于所述第二输出节点(Voutp)的输出电压时降低所述控制信号输出端(Vcal)的输出电压。
3.根据权利要求2所述的动态比较器，其特征在于所述锁存器包括第八MOS管 (MP9)、第九MOS 管(MP10)、第十MOS 管(MP11)、第^^一MOS 管(MP12)、第十二MOS 管(MP13)、 第十三MOS管(MP14)和第十四MOS管(MP15)；第八MOS管(MP9)的栅极接所述预放大器的第一输出节点(Voutn)，第九MOS管(MPlO) 的栅极接所述预放大器的第二输出节点(Voutp);第十MOS管(MPll)与第八MOS管(MP9)并联，第十二 MOS管(MP13)和第十MOS管(MPll)构成第一反相器；第^^一 MOS管(MP12)与第九MOS管(MPlO)并联，第十三MOS管(MP14)和第i^一 MOS管(MP12)构成第二反相器，所述第一方向器和第二方向器交叉连接，第十二 MOS管(MP13)的漏极为锁存器的第一锁存器输出端(QP)，第十三MOS管(MP14)锁存器的漏极为锁存器的第二锁存器输出端(QN);第十四 MOS管(MP15)为电流源，其栅极外接第二时钟信号(CLKN)、漏极与第十二 MOS管(MP13)及第十三MOS管(MP14)的源极连接所述失调校正电路根据所述第一锁存器输出端(QP)和第二锁存器输出端(QN)控制其控制信号输出端(Vcal)的输出电压,所述第二时钟信号(CLKN)和第一时钟信号(CLK)是两相时钟。
全文摘要
本发明公开了一种新型校正失调电压的动态比较器，包括预放大器、锁存器和失调校正电路，预放大器包括作为偏置电流源的第一MOS管、作为差分输入对管的第二MOS管和第三MOS管、以及作为负载管的第四MOS管和第五MOS管；还包括第六MOS管和第七MOS管，所述第六MOS管和第七MOS管均为PMOS管；所述第六MOS管的栅极接偏置电压、源极与所述第四MOS管的漏极连接、漏极与所述第二MOS管的漏极连接至预放大器的第一输出节点；所述第七MOS管的栅极接所述失调校正电路的控制信号输出端、源极与所述第五MOS管的漏极连接、漏极与所述第三MOS管的漏极连接至预放大器的第二输出节点。本发明比较器的预放大器具有较高的增益、较快的速度，且插入的MOS管负载效应低。
文档编号H03F1/30GK103023437SQ20121054822
公开日2013年4月3日 申请日期2012年12月17日 优先权日2012年12月17日
发明者王自强, 姜珲, 张春, 麦宋平, 陈虹, 王志华 申请人:清华大学深圳研究生院