专利名称：降低电源关断时负载功耗的电路的制作方法
技术领域：
本实用新型涉及一种在电源关断时可降低负载功耗的电路。
技术背景 在PC、便携式电脑、平板电脑、智能手机等智能电子设备，在关闭电源时由于需要电路做很多的保存及准备工作，此时电路的功耗一般较大，随着功耗的增大电流也会随之增大，因此对一些电子元器件就造成一定的工作不稳，使这些电子元器件的寿命缩短。
实用新型内容本实用新型的发明目的在于针对上述存在的问题，提供一种在电源关断时可降低负载功耗的电路。本实用新型采用的技术方案是这样的一种降低电源关断时负载功耗的电路，该电路包括第一 PMOS晶体管、第二 PMOS晶体管、第三PMOS晶体管、第一 NMOS晶体管、第二NMOS晶体管、第一电阻和第二电阻。电压源连接至第一 PMOS晶体管的源极和第二 PMOS晶体管的源极，并通过第一电阻连接至第一 PMOS晶体管的栅极和第二 NMOS晶体管的漏极；第一 PMOS晶体管的漏极和第
二PMOS晶体管的栅极连接至第一控制信号输出端；第三PMOS晶体管的栅极和第二 NMOS晶体管的源极连接至第二控制信号输出端；第一匪OS晶体管的漏极连接至第三PMOS晶体管的漏极、第一 NMOS晶体管的栅极和第二 NMOS晶体管的栅极，源极通过第二电阻接地。在上述的电路中，所述第一 PMOS晶体管、第二 PMOS晶体管和第三PMOS晶体管为参数相同的PMOS晶体管。在上述的电路中，所述第一 NMOS晶体管和第二 NMOS晶体管为参数相同的NMOS晶体管。综上所述，由于采用了上述技术方案，本实用新型的有益效果是降低电源关断时的负载功耗，减小关断时的电流，减小大电流对元器件寿命的影响。
图I是本实用新型一种降低电源关断时负载功耗电路的电路原理图。
具体实施方式
以下结合附图，对本实用新型作详细的说明。为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。如图I所示，是本实用新型一种降低电源关断时负载功耗电路的电路原理图。本实用新型的一种降低电源关断时负载功耗的电路，该电路包括第一 PMOS晶体管P1、第二 PMOS晶体管P2、第三PMOS晶体管P3、第一 NMOS晶体管NI、第二匪OS晶体管N2、第一电阻Rl和第二电阻R2。下面结合图I对本实用新型上述的各电子元器件间的连接关系做详细说明电压源VDD连接至第一 PMOS晶体管Pl的源极和第二 PMOS晶体管P2的源极，并通过第一电阻Rl连接至第一 PMOS晶体管Pl的栅极和第二 NMOS晶体管N2的漏极；第一 PMOS晶体管Pl的漏极和第二 PMOS晶体管P2的栅极连接至第一控制信号输出端Voutl ;第三PMOS晶体管P3的栅极和第二 NMOS晶体管N2的源极连接 至第二控制信号输出端Vout2 ;第一 NMOS晶体管NI的漏极连接至第三PMOS晶体管P3的漏极、第一 NMOS晶体管NI的栅极和第二 NMOS晶体管N2的栅极，源极通过第二电阻R2接地。在本实用新型上述的电路中，所述第一 PMOS晶体管P1、第二 PMOS晶体管P2和第三PMOS晶体管P3为参数相同的PMOS晶体管。在本实用新型上述的电路中，所述第一 NMOS晶体管NI和第二 NMOS晶体管N2为参数相同的NMOS晶体管。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种降低电源关断时负载功耗的电路，其特征在于，包括第一 PMOS晶体管(P1)、第二PMOS晶体管(P2 )、第三PMOS晶体管(P3 )、第一 NMOS晶体管(NI)、第二 NMOS晶体管(N2 )、第一电阻(Rl)和第二电阻(R2)； 电压源(VDD)连接至第一 PMOS晶体管(Pl)的源极和第二 PMOS晶体管(P2)的源极，并通过第一电阻(Rl)连接至第一 PMOS晶体管(Pl)的栅极和第二 NMOS晶体管(N2)的漏极；第一 PMOS晶体管(Pl)的漏极和第二 PMOS晶体管(P2)的栅极连接至第一控制信号输出端(Voutl);第三PMOS晶体管(P3)的栅极和第二 NMOS晶体管(N2)的源极连接至第二控制信号输出端(Vout2);第一 NMOS晶体管(NI)的漏极连接至第三PMOS晶体管(P3)的漏极、第一NMOS晶体管(NI)的栅极和第二 NMOS晶体管(N2)的栅极，源极通过第二电阻(R2)接地。
2.根据权利要求I所述的降低电源关断时负载功耗的电路，其特征在于，所述第一PMOS晶体管(P1)、第二 PMOS晶体管(P2)和第三PMOS晶体管(P3)为参数相同的PMOS晶体 管。
3.根据权利要求I所述的降低电源关断时负载功耗的电路，其特征在于，所述第一NMOS晶体管(NI)和第二 NMOS晶体管(N2)为参数相同的NMOS晶体管。
专利摘要本实用新型公开了一种降低电源关断时负载功耗的电路。该电路的电压源连接至第一PMOS晶体管的源极和第二PMOS晶体管的源极，并通过第一电阻连接至第一PMOS晶体管的栅极和第二NMOS晶体管的漏极；第一PMOS晶体管的漏极和第二PMOS晶体管的栅极连接至第一控制信号输出端；第三PMOS晶体管的栅极和第二NMOS晶体管的源极连接至第二控制信号输出端；第一NMOS晶体管的漏极连接至第三PMOS晶体管的漏极、第一NMOS晶体管的栅极和第二NMOS晶体管的栅极，源极通过第二电阻接地。本实用新型的有益效果是降低电源关断时的负载功耗，减小关断时的电流，减小大电流对元器件寿命的影响。
文档编号H03K19/094GK202798660SQ201220492488
公开日2013年3月13日 申请日期2012年9月26日 优先权日2012年9月26日
发明者王纪云, 吴勇, 王晓娟 申请人:郑州单点科技软件有限公司