专利名称：一种基于cmos工艺的tandor门电路的制作方法
技术领域：
本发明涉及一种由高低两种阈值的MOS管构成的三值“与或”复合门电路 TANDOR。
背景技术：
CMOS门电路的设计方法有二:具有恒定传输源的设计法和具有可变传输源的设计法。由于用后者设计的电路不具备信号整形的功能，所以其信号稳定性差，抗干扰能力弱。因此，常用的门电路都是采用恒定传输源的CMOS电路设计方法来设计的。本发明中提及的门电路都是采用恒定传输源的CMOS电路设计方法来设计的。三值信号(变量)的基本运算:“与”运算和“或”运算，分别被定义为信号的取小运算和取大运算与”运算用“η”表示，“或”运算用“U”表示。这两种运算分别可由CMOS三值基本与门电路(TAND)[1]和三值基本或门电路(TOR)[1]实现。这两个门电路从输入到输出都经过两级MOS管，且都使用了 12个MOS管[1]。要实现四个三值变量的“与或”运算，即实现函数表达式:Y = (A η B) U (C n D)，其中输入变量A、B、C和D为三值输入变量，即A，B，C，D e {0，I，2}，从目前的现有技术[1 3]来看，需要用两个“与”门电路和一个“或”门电路予以实现。这样，实现四个三值变量的“与或”运算需要经过四级MOS管，共用36个MOS管 。这种用基本门电路构成的三值数字电路的缺点是:电路复杂，连线和元器件用得过多；从输入到输出的路径过长，电路的工作性能不高。参考文献:[I]吴训威.多值逻辑电路设计原理[M].杭州:杭州大学出版社，1994.
[2]ffu, X., Prosser, F.:Design of ternary CMOS circuits based ontransmission function theory, International Journal of Electronics, 1988 ；65 (5):891-905[3]Prosser,F.,Wu,X.,Chen,X.CMOS Ternary Flip-Flops&Their Applications.1EE Proceedings on Computer&Digital Techniquesl988 ; 135 (5):266-272.
发明内容针对用基本门电路实现三值“与或”运算而出现的电路复杂和工作效率低下的问题，本发明的目的就是发明一个能实现三值“与或”运算的单个复合门电路。它将基本的“与”运算和“或”运算集成在单个电路里，由该单个门电路实现三值四变量的“与或”运算，即实现函数表达式:y= (A η B) U (c n d)，以降低电路的复杂度，提高电路的工作性能和效率。本发明采取的技术方案是:根据传输电压开关理论，用MOS管从开关级来构建三值“与或”复合门(TANDOR)，而非现有技术的门级来实现“与或”运算。上述的三值“与或”复合门(TANDOR)包含如下技术特征:①设计一个阈值为0.5的四变量“与或非”复合门来产生控制信号NI ；②设计一个阈值为1.5的四变量“与或非”复合门来产生控制信号N2 ；③用控制信号NI和N2去控制形成三值“与或”复合门的输出信号Y。因为从四输入变量A、B、C和D到产生控制信号NI和N2为一级MOS管传输，从控制信号NI和N2到形成三值“与或”复合门的输出信号Y，又为一级MOS管传输，所以新设计的四变量三值“与或”复合门TANDOR为两级MOS管结构，共用掉20个MOS管。因此该单个复合门电路TANDOR比现有技术实现四个三值变量的“与或”运算，要节省元器件的数量，共节省了 16个MOS管的使用量，节省幅度为44%。而且本发明的单个复合门电路从输入到输出的路径为两级MOS管，比现有技术的四级降低了一半。总之，本发明降低了电路的复杂度，减少了元器件和连线的数量，提高了电路的工作性能和效率。
下面结合附图和具体实施方式
对本发明作进一步详细的说明。图1是基于CMOS工艺的四输入变量的三值“与或”复合门电路TANDOR的电路图。图2是图1所示电路中四个三值输入变量A、B、C、D和一个三值输出信号Y的瞬态波形图。
具体实施方式
根据本发明的技术方案，要实现三值四变量“与或”运算，即实现函数表达式:y = (A η B) u (c n D)，可根据传输电压开关理论对该表达式进行开关级变换，其开关级的函数表达式如式(I)所示，
权利要求
1.一种基于CMOS工艺的三值“与或”复合门电路TANDOR(Ternary AND-0R)，其特征在于:将三值基本运算:“与”运算和“或”运算集成在单个电路里，由单个门电路实现四个三值变量 的两次三值“与”运算和一次三值“或”运算的功能。
全文摘要
本发明设计了一种基于CMOS工艺的TANDOR门电路，该门电路包括第一、第二、第三和第四高阈PMOS管；第一、第二、第三和第四高阈NMOS管；第一、第二、第三、第四、第五和第六低阈PMOS管；第一、第二、第三、第四、第五和第六低阈NMOS管。跟现有技术比较，该TANDOR门电路的优点是本发明在保证功能正确的前提下，降低了电路的复杂度，少用了16个MOS管；而且经分析比较表明，本发明的TANDOR门电路的关键路径比现有技术的电路短，缩短了电路的传输延迟时间，提高了电路的性能。
文档编号H03K19/20GK103248355SQ20131019269
公开日2013年8月14日 申请日期2013年5月20日 优先权日2013年5月20日
发明者郎燕峰 申请人:浙江工商大学