专利名称：一种小数分频锁相环电路及直流调频方法
技术领域：
本发明涉及电子技术领域，特别涉及一种小数分频锁相环电路，还涉及一种直流调频方法。
背景技术：
随着电子技术的发展，调频信号作为基本调制格式信号在现代通讯、广播和雷达领域得到广泛应用。人们对调频信号发生技术也进行了大量的研究，目前应用最为广泛的是直接锁相调频方式，如图1所示，锁相环路包括参考时钟60、鉴相器40、积分器30、压控振荡器VCO 20和分频器50，调制信号10直接加在压控振荡器20的输入端，使压控振荡器20的输出频率随着调制信号的变化而变化。但是，由于环路对调制信号呈高通特性，所以调制信号最低频率要高于环路截止频率，低于环路截止频率的调制信号经过环路作用后将被抑制掉。通常把低于环路截止频率的信号调制称为直流调制，其调制率从DC到数千赫兹。因此，如何进行低频信号的频率调制是亟待解决的问题。目前的锁相环绝大多数没有直流调频功能，如果要实现直流调频，目前采取的主要方法是将锁相环开环进行频率调制。如图2所示，锁相环路包括参考时钟60、鉴相器40、积分器30、压控振荡器20和预置DAC 70，由于环路是开环的，因此没有锁相环闭环的环路影响，可以直接在压控振荡器上加低频调制信号进行直流调频。锁相环开环状态下进行频率调制，由于锁相环开环，导致振荡器频率漂移，因此频率调制质量不高，频率调制没有实际作用与意义。
发明内容
本发明提出一种小数分频锁相环电路及直流调频的方法，以解决锁相状态不能进行低调制率信号频率调制的问题。本发明的技术方案是这样实现的:一种小数分频锁相环电路，包括:参考时钟、鉴相器、积分器、压控振荡器、前置分频器和S-A小数分频器；压控振荡器的输出信号，一路直接输出，另一路由前置分频器和
2- A小数分频器实现分频，鉴相器对分频后的信号与参考时钟输出的参考信号进行鉴相，积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考时钟频率上。可选地，所述2 - A小数分频器为FPGA电路。可选地，还包括模数转换器和增益、偏置控制模块，由增益、偏置控制模块控制调制信号增益，并经过模数转换器实现模数转换，输出16位数字信号到所述S-A小数分频器。可选地，所述增益、偏置控制模块为12位数模转换器。可选地，所述2-A小数分频器还包括寄存器，存储118位小数分频比。本发明还提 供了一种通过上述小数分频锁相环电路进行直流调频的方法，包括以下步骤:步骤1，以最大调制频偏为基准进行参数调节，输入的调制信号幅度为2V峰峰值，且整个调制过程中该输入信号幅度固定不变，调制信号增益控制数模转换器进行置数，输出信号经过16位模数转换器转换后通过16位数据线加载到寄存器的相应位置上，用接收机观察调频频偏，并根据调频频偏调节所述16位数据线加载到所述寄存器的位置或者增益控制数模转换器的置数；步骤2，根据所述最大调制频偏时的增益控制数模转换器的置数及所述16位数据线加载在所述寄存器的相应位置，对其他调频频偏参数进行调节，计算得出与该调频频偏相对应的增益控制数模转换器的置数及所述16位数据线加载在所述寄存器的位置。本发明的有益效果是:实现了锁相状态的直流调频，调制精度高、调制失真小、调试方便，调制频偏可以极细步进连续变化、控制精确。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为现有的直接锁相调频电路控制框图；图2为现有的开环状态下直流调频电路控制框图；图3为本发明小数分频锁相环电路的控制框图；图4为本发明小数分频锁相环电路的调频频偏与小数分频比寄存器的位数关系图；图5为本发明直流调频方法一个实施例的流程图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。如图3所示，根据本发明的小数分频锁相环电路包括:参考时钟60、鉴相器40、积分器30、压控振荡器20、前置分频器80和2-A小数分频器90。根据本发明的小数分频锁相环电路的一个实施例，压控振荡器20的频率为500MHz 1000MHz，参考时钟60的参考信号为5MHz。工作时，压控振荡器20产生500MHfl000MHz信号，一路直接输出，另一路由变模前置分频器80和2-A小数分频器90实现N.F分频，鉴相器40对分频后的信号与5MHz参考信号进行鉴相，积分器30对鉴相器40输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器20的输出并使其锁定在5MHz参考时钟频率上。例如小数分频比为120，则压控振荡器20输出频率为小数分频比乘以参考时钟，即120*5MHz=600MHz。N.F分频采用纯数字设 计方式，2-A小数分频器的所有电路均集成在一片FPGA里面。Datain为小数分频比N.F送数端，接收图3中的小数分频比N.F信号120 ；CLK0为小数分频器工作时钟，接收参考时钟60的参考信号；Fin为输入信号，接收前置分频器80的输出信号；Fout为分频后的输出信号，与5MHz参考信号进行鉴相；MC1、MC2、SC1 (图3中未示出)为多模前置分频器80的模式控制线，FMOD[15..0]为经过模数转换器ADC 110调制信号A/D转换后的16位数字信号。在送小数分频比前，先把小数分频选通线strobe拉低，点频工作时，由Datain端口串行输入小数分频比，小数分频比共有118位，第一位是符号位，接下来10位是整数位，然后是48的小数位，这59位数据放在寄存器qh [58..0]中，最后59位另作其他用途，放在寄存器ql [58..0]中，小数分频比送数完毕时，把strobe拉高，小数分频开始工作。当进行直流调频时，将直流调频使能端拉高，调制信号经过A/D转换后的数据经16位数据线FMOD [15..0]与寄存器qh[58..0]的某16位数据(例如qh[15..0])相加，由于调制信号是周期性的，因此FM0D[15..0]也是周期性的变化，导致小数分频比也发生同样周期性的变化，从而使 压控振荡器20输出信号也发生同样周期变化即频率调制。由于调制信号是从鉴相器40进入环路，锁相状态下环路呈低通特性，因此该调制信号可以通过环路调制到压控振荡器20输出信号上形成调频信号。经过ADC 110调制信号A/D转换后的数据FM0D[15..0]直接加在小数分频比寄存器qh[58..0]上产生调频，因此调频频偏(即调制后调频信号偏离载波的范围)主要与FM0D[15..0]的大小变化及加在寄存器qh[58..0]的位置有关。如图4所示的调频频偏与小数分频比寄存器qh[58..0]位数关系，qh[48]为整数分频比最低位，一个参考频率调频频偏；qh[48]为1/2个参考频率调频频偏；qh
为1/248个参考频率调频频偏。小数分频比寄存器qh[58. 0]中的第I位qh[58]为符号位，接下来的10位qh[57..48]为整数位，因此qh[48]为小数分频比的最低整数位，如果参考频率为5MHz，那么qh[48]从0变化到I将引起压控振荡器20频率变化5MHz，qh [47]从0变化到I将引起压控振荡器20频率变化2.5MHz，依次规律，qh
从0变化到I将引起压控振荡器20频率变化为1/248 * 5MHz,因此通过FM0D[15..0]加在qh[58..0]的位置可以精确调节调制频偏。由于加在qh[58..0]上的FMOD[15..0]前后移动一位，调频频偏变化2倍或1/2，调频频偏不能连续变化，为解决此问题，特在ADC 110前增加了增益、偏置控制模块100，例如由一个12位的DAC控制调制信号增益，则调制信号可以1/4096 4095/4096增益变化，因此调制信号增益控制和FMOD[15..0]加在寄存器qh[58..0]位置变化相结合就实现了调频频偏的精确连续控制。根据本发明直流调频方法的一个实施例，小数分频锁相环参考时钟5MHz，信号输出500MHz 1000MHz，调频频偏D(T8MHz，如图5所示，具体实现步骤如下:步骤1，以最大8MHz调制频偏为基准，进行各参数调节。输入的调制信号幅度为2V峰峰值，且整个调制过程中该输入信号幅度固定不变，调制信号增益控制数模转换器DAC为12位DAC，置数1500，因此此时增益为1500/4095，该信号经过16位A/D转换后经过FMOD [15..0]加在寄存器qh [48..33]上，用接收机观察此时的调频频偏，如果小于4MHz，但大于2MHz，则将FMOD [15..0]前移一位，加在qh[49..34]上，这时调频频偏会扩大I倍，大于4MHz但小于8MHz ;如果调频频偏小于2MHz，但大于1MHz，则将FMOD [15..0]前移两位，力口在qh[50..35]上，依次类推。如果大于8MHz，但小于16MHz，则将FMOD [15..0]后移一位，力口在寄存器qh [48..33]上，调频频偏就会缩小I倍。按此方法，将调频频偏调在4MHz 8MHz之间，例如此时频偏为6MHz，这时就可以调节增益控制DAC的值，由于此时DAC的值为1500，往上和往下调节都有I倍的余量，因此可以保证将此时的频偏调节到8MHz。例如，增益DAC调到2000时，调频频偏为8MHz，此时FMOD[15. 0]加在寄存器qh[48. 33]上。步骤2，其他调频频偏参数以8MHz频偏时的增益DAC及FM0D[15..0]加在寄存器qh[48..33]的位置进行调节。例如，设置调频频偏5MHz，此时FMOD [15..0]加在寄存器qh[48..33]上保持不变，增益DAC设置为5MHz/8MHz*2000=1250，此时调制出来的调频频偏即为5MHz。调频频偏设置从8MHz往4MHz变化时，FMOD[15..0]加在寄存器qh[48..33]上保持不变，只需增益DAC的数值从2000往1000变化即可。当调频频偏设置为4MHz时，此时FMOD [15..0]后移一位，加在寄存器qh[47..32]上，此时增益DAC的值恢复为2000。因此当调频频偏设置从4MHz往2MHz变化时，FMOD[15. 0]加在寄存器qh[47. 32]上保持不变，只需增益DAC的数值从2000往1000变化即可。当调频频偏设置为2MHz时，此时FM0D[15..0]再后移一位，加在寄存器qh [46..31]上，此时增益DAC的值恢复为2000。依次类推，只要确定最大频偏8MHz时的增益DAC的值及FMOD [15..0]加在小数分频比寄存器qh[58..0]的位置，就可以根据设置的调频频偏调节增益DAC的值及FM0D[15..0]加在小数分频比寄存器qh[58..0]的位置，精确实现D(T8MHz的调制频偏。本发明实现了锁相状态的直流调频，调制精度高、调制失真小、调试方便，调制频偏可以极细步进连续变化、控制精确。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修·改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种小数分频锁相环电路，其特征在于，包括:参考时钟、鉴相器、积分器、压控振荡器、前置分频器和S-A小数分频器；压控振荡器的输出信号，一路直接输出，另一路由前置分频器和S-A小数分频器实现分频，鉴相器对分频后的信号与参考时钟输出的参考信号进行鉴相，积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考时钟频率上。
2.如权利要求1所述的小数分频锁相环电路，其特征在于，所述S-A小数分频器为FPGA电路。
3.如权利要求2所述的小数分频锁相环电路，其特征在于，还包括模数转换器和增益、偏置控制模块，由增益、偏置控制模块控制调制信号增益，并经过模数转换器实现模数转换，输出16位数字信号到所述S-A小数分频器。
4.如权利要求3所述的小数分频锁相环电路，其特征在于，所述增益、偏置控制模块为12位数模转换器。
5.如权利要求4所述的小数分频锁相环电路，其特征在于，所述S-A小数分频器还包括寄存器，存储118位小数分频比。
6.一种通过权利要求5所述小数分频锁相环电路进行直流调频的方法，其特征在于，包括以下步骤: 步骤1，以最大调制频偏为基准进行参数调节，输入的调制信号幅度为2V峰峰值，且整个调制过程中该输入信号幅度固定不变，调制信号增益控制数模转换器进行置数，输出信号经过16位模数转换器转换后通过16位数据线加载到寄存器的相应位置上，用接收机观察调频频偏，并根据调频频偏调节所述16位数据线加载到所述寄存器的位置或者增益控制数模转换器的置数； 步骤2，根据所述最大调制 频偏时的增益控制数模转换器的置数及所述16位数据线加载在所述寄存器的相应位置，对其他调频频偏参数进行调节，计算得出与该调频频偏相对应的增益控制数模转换器的置数及所述16位数据线加载在所述寄存器的位置。
全文摘要
本发明提出一种小数分频锁相环电路及直流调频的方法，以解决锁相状态不能进行低调制率信号频率调制的问题。一种小数分频锁相环电路，包括参考时钟、鉴相器、积分器、压控振荡器、前置分频器和Σ-Δ小数分频器；压控振荡器的输出信号，一路直接输出，另一路由前置分频器和Σ-Δ小数分频器实现分频，鉴相器对分频后的信号与参考时钟输出的参考信号进行鉴相，积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考时钟频率上。本发明实现了锁相状态的直流调频，调制精度高、调制失真小、调试方便，调制频偏可以极细步进连续变化、控制精确。
文档编号H03L7/085GK103248360SQ201310180539
公开日2013年8月14日 申请日期2013年5月16日 优先权日2013年5月16日
发明者何攀峰, 刘亮, 樊晓腾, 范吉伟, 徐明哲 申请人:中国电子科技集团公司第四十一研究所