栅压自举开关电路的制作方法
【专利摘要】本发明涉及集成电路技术。本发明解决了现有栅压自举开关电路电路占用面积较大且输入端容性负载也较大的问题，提供了一种栅压自举开关电路，其技术方案可概括为：栅压自举开关电路，其特征在于，包括栅压抬高电路、栅极充放电电路、输入缓冲电路及开关电路，所述栅压抬高电路与栅极充放电电路连接，输入缓冲电路与栅压抬高电路连接，栅极充放电电路与开关电路连接。本发明的有益效果是，大大减小了电路所占用的面积，减少了输入寄生电容，适用于栅压自举开关电路。
【专利说明】栅压自举开关电路
【技术领域】
[0001 ] 本发明涉及集成电路技术，特别涉及栅压自举开关电路。
【背景技术】
[0002]随着技术的发展，高速高精度已成为模数转换器的设计目标。流水线模数转换器(Pipelined ADC)作为目前主流的ADC产品之一，能够很好的兼顾速度与精度的要求。在流水线模数转换器中，带乘法的数模转换器(MDAC)作为其重要组成部分，其性能决定了整个流水线模数转换器的性能。随着工艺尺寸的缩小，应用于带乘法的数模转换器中的开关电路无疑面临着新的挑战。针对采样保存电路中的开关电压研究越来越多，其要求是高线性度，高速；针对带乘法的数模转换器中的开关电路，其要求是低导通电阻，面积小，而目前这种要求的开关电路研究几乎是空白。
[0003]在模拟电路中，通常用MOS晶体管来实现开关的功能。以N型MOS开关为例，MOS管的导通电阻与栅源电压有关，栅源电压越小导通电阻越大。一般在开关导通时，栅极电压固定在一个高电平(通常接最高电平，也就是电源电压)，源极接输入信号，因而导通电阻会随着输入信号的变化而变化，特别是当信号电压接近栅极电压时，?OS管接近关断。
[0004]为了能处理接近电源电压的信号，栅压自举技术通过抬高栅极电压使其高于电源电压。图1所示为一种现有的栅压自举开关电路。图1中，第一 NMOS管丽I实现开关功能，其余部分为栅压自举电路，在两相时钟(正向时钟信号CLKP和反向时钟信号CLKN)的控制下将第一节点NI抬高至电源电压以上。该电路有两个工作状态:
[0005](I)当CLKP为低电平，CLKN为高电平时，电路处于预充放电状态。假设电源电压VDD为X，此时第二节点N2为两倍的X，第四NMOS管MN4导通，同时第十一 NMOS管MNll也导通，电容三C3被充电至X。同时，第一 PMOS管MPl导通，第四节点N4充电至X，使得第二PMOS管MP2关断。并且第十NMOS管MNlO导通，第一节点NI被拉低到零，第一 NMOS管MNl，第七NMOS管丽7，第八NMOS管MN8都关断。在该状态下实现开关的关断。
[0006](2)当CLKP为高电平，CLKN为低电平时，电路进入栅压自举工作状态。此时第二节点N2为X，第四NMOS管MN4关断，同时第十NMOS管MNlO也关断。另外，第六NMOS管MN6导通，第四节点N4被拉低，第二 PMOS管MP2导通，第一节点NI被拉高，从而第一 NMOS管丽1，第八NMOS管MN8都导通。第八NMOS管MN8导通后，电容三C3下极板(第五节点N5)被抬高至接近输入端的输入信号Vin，由于第三节点N3、第一节点NI没有额外的电流通路，故第三节点N3、第一节点NI也被抬高相同的电压，这样自举后的电压接近为X+Vin。最终实现了一个高于电源电压且随输入变化的栅极电压，这样第一 NMOS管丽I的栅源电压将被固定在X。
[0007]然而可以看到，在工作状态(I)中，为了使第四NMOS管MN4导通，用到了带电容的电荷泵结构来使第二节点N2的电压抬高到2X，这样额外引入的电容将会占用很大的面积，特别针对纳米级工艺。另外在工作状态(2)中，当第八NMOS管MN8导通后，输入相当于直接接到电容三C3的下极板，再加上由第^^一 NMOS管MNl1、第四NMOS管MN4、第五NMOS管丽5、第九NMOS管MN9、第十NMOS管丽IO所引入的寄生电容，这样加在输入端的容性负载会大大增加，要想使开关正常工作则必须增大输入级的驱动能力。再者由上面的分析得到的第一 NMOS管丽I栅源电压为固定的X，当需要得到更低的导通电阻，增大栅源电压，适当大于X时候，这种架构就不适用。
【发明内容】
[0008]本发明的目的是克服目前栅压自举开关电路电路占用面积较大且输入端容性负载也较大的缺点，提供一种栅压自举开关电路。
[0009]本发明解决其技术问题，采用的技术方案是，栅压自举开关电路，其特征在于，包括栅压抬高电路、栅极充放电电路、输入缓冲电路及开关电路，所述栅压抬高电路与栅极充放电电路连接，输入缓冲电路与栅压抬高电路连接，栅极充放电电路与开关电路连接。
[0010]具体的，所述栅压抬高电路包括时钟信号输入端、第一 NMOS管、第二 NMOS管、栅压自举电容、地线及电源电压输入端，所述时钟信号输入端与第一 NMOS管的栅极及第二 NMOS管的栅极连接，第二 NMOS管的源极通过栅压自举电容与第一 NMOS管的漏极连接，第二 NMOS管的源极与栅极充放电电路连接，其漏极与电源电压输入端连接，第一 NMOS管的源极与地线连接，其漏极与输入缓冲电路连接。
[0011]进一步的，所述栅极充放电电路包括时钟信号输入端、第一 PMOS管、第三NMOS管、第四NMOS管、电源电压输入端及地线，所述第一 PMOS管的源极与栅压抬高电路连接，其漏极与第三NMOS管的漏极连接，并与开关电路连接，时钟信号输入端与第一 PMOS管的栅极及第四NMOS管的栅极连接，电源电压输入端与第三NMOS管的栅极连接，第三NMOS管的源极与第四NMOS管的漏极连接，第四NMOS管的源极与地线连接，所述第三NMOS管与第四NMOS管都为常开的NMOS管。
[0012]具体的，所述开关电路包括信号输入端、信号输出端及第五NMOS管,所述信号输入端与第五NMOS管MN5的源极连接，信号输出端与第五NMOS管的漏极连接，第五NMOS管的栅极与栅极充放电电路连接。
[0013]再进一步的，所述输入缓冲电路包括时钟信号输入端及缓冲器，所述时钟信号输入端与缓冲器连接，缓冲器与栅压抬高电路连接。
[0014]具体的，所述缓冲器包括第二PMOS管、第三PMOS管、电源电压输入端、地线及信号输入端，所述第二 PMOS管的源极与第三PMOS管的漏极连接，并与栅压抬高电路连接，电源电压输入端与第三PMOS管的源极连接，第三PMOS管的栅极与时钟信号输入端CLK连接，第二 PMOS管的栅极与信号输入端连接，其漏极与地线连接。
[0015]再进一步的，所述缓冲器还包括多个PMOS管及与PMOS管数量相对应的单刀双掷开关，所述PMOS管的源极都与第三PMOS管的源极连接，其漏极都与第三PMOS管的漏极连接，每一个PMOS管的栅极都分别与一个单刀双掷开关一一对应，每一个PMOS管的栅极都与与其相对应的单刀双掷开关的选择端连接，每一个单刀双掷开关的一个固定端都与电源电压输入端VDD连接，另一个固定端都与第三PMOS管的栅极连接。
[0016]本发明的有益效果是，上述的栅压自举开关电路，相对于现有的栅压自举开关而言，在栅压抬高电路中取消了电荷泵结构，只用到了一个电容，大大减小了电路所占用的面积，降低了成本，这对于对芯片面积有严格限制的设计中具有重要意义。另外，通过输入缓冲电路来驱动栅压抬高电路，因此输入缓冲电路隔离了输入端的输入信号和栅压抬高电路，减少了输入寄生电容。进一步，输入缓冲电路可以实现电平的转移，因此可以实现开关管的栅源电压的改变，而不是局限于电源电压输入端VDD输入的电源电压，这样的设计在研发前期非常具有价值。
【专利附图】
【附图说明】
[0017]图1为现有栅压自举开关电路的电路图；
[0018]图2为本发明实施例中栅压自举开关电路的电路图；
[0019]图3为本发明实施例中的输入缓冲电路的电路图；
[0020]其中，丽I为第一 WOS管，丽2为第二 WOS管，丽3为第三WOS管，丽4为第四匪OS管，丽5为第五匪OS管，MN6为第六匪OS管，丽7为第七匪OS管，MN8为第八匪OS管，MN9为第九NMOS管，MNlO为第十NMOS管，MNll为第^^一 NMOS管，MPl为第一 PMOS管，MP2为第二 PMOS管，MP3为第三PMOS管，MP4为第四PMOS管，MP5为第五PMOS管，NI为第一节点，N2为第二节点，N3为第三节点，N4为第四节点，N5为第五节点，Cl为电容一，C2为电容二，C3为电容三，C为栅压自举电容，VDD为电源电压输入端，GND为地线，CLK为时钟信号输入端。
【具体实施方式】
[0021 ] 下面结合附图及实施例，详细描述本发明的技术方案。
[0022]本发明所述的栅压自举开关电路，由栅压抬高电路、栅极充放电电路、输入缓冲电路及开关电路组成，其中，栅压抬高电路与栅极充放电电路连接，输入缓冲电路与栅压抬高电路连接，栅极充放电电路与开关电路连接。
[0023]实施例
[0024]图2为本发明实施例的栅压自举开关电路的电路图。参照图2，本例栅压自举开关电路包括栅压抬高电路、栅极充放电电路，输入缓冲电路以及开关电路，栅压抬高电路与栅极充放电电路连接，输入缓冲电路与栅压抬高电路连接，栅极充放电电路与开关电路连接。其中栅压抬高电路、栅极充放电电路及输入缓冲电路构成栅压自举环路，用于在时钟的控制下产生栅极控制电压，该栅极电压受输入信号的影响。开关电路由第五NMOS开关管丽5构成，其栅极与该栅压自举环路相连接，其漏极连接至信号输入端，其源极连接至信号输出端，用于在所述栅极控制电压的控制下，保持其栅源电压差相对不变，将信号输入端输入的连续信号vin采样为离散信号vout，并由信号输出端输出。
[0025]参照图2，栅压抬高电路包括时钟信号输入端CLK、第一 NMOS管丽1、第二 NMOS管丽2、栅压自举电容C、地线GND及电源电压输入端VDD，所述时钟信号输入端CLK与第一NMOS管MNl的栅极及第二 NMOS管MN2的栅极连接，第二 NMOS管MN2的源极通过栅压自举电容C与第一 NMOS管丽I的漏极连接，第二 NMOS管丽2的源极与栅极充放电电路连接，其漏极与电源电压输入端VDD连接，第一 NMOS管MNl的源极与地线GND连接，其漏极与输入缓冲电路连接。其中，栅压自举电容C，其下极板与第一 NMOS管MNl的漏极连接作为第一节点NI，其上极板与第二 NMOS管丽2的源极连接作为第二节点N2。
[0026]栅极充放电电路包括时钟信号输入端CLK、第一 PMOS管MP1、第三NMOS管丽3、第四NMOS管MN4、电源电压输入端VDD及地线GND，所述第一 PMOS管MPl的源极与栅压抬高电路连接，其漏极与第三NMOS管的漏极连接，并与开关电路连接，时钟信号输入端CLK与第
一PMOS管MPl的栅极及第四NMOS管MN4的栅极连接，电源电压输入端VDD与第三NMOS管MN3的栅极连接，第三NMOS管MN3的源极与第四NMOS管MN4的漏极连接，第四NMOS管MN4的源极与地线GND连接，所述第三NMOS管MN3与第四NMOS管MN4都为常开的NMOS管。栅极充放电电路用于对第五NMOS开关管丽5的栅极进行充放电。其中，第一 PMOS管MPl的漏极作为第三节点N3，第三NMOS管丽3的源极作为第四节点N4。
[0027]开关电路包括信号输入端、信号输出端及第五NMOS管丽5,所述信号输入端与第五NMOS管丽5的源极连接，信号输出端与第五NMOS管的漏极连接，第五NMOS管的栅极与栅极充放电电路连接。
[0028]第三节点N3是第五NMOS开关管匪5的控制端点，决定着第五NMOS管匪5的导通与否。输入缓冲电路包括时钟信号输入端CLK及缓冲器，时钟信号输入端与缓冲器连接，缓冲器与栅压抬高电路连接，具体该缓冲器包括第二 PMOS管MP2、第三PMOS管MP3、电源电压输入端VDD、地线GND及输入端，第二 PMOS管MP2的源极与第三PMOS管MP3的漏极连接，并与栅压抬高电路连接，电源电压输入端VDD与第三PMOS管MP3的源极连接，第三PMOS管MP3的栅极与时钟信号输入端CLK连接，第二 PMOS管MP2的栅极与信号输入端连接，其漏极与地线GND连接。
[0029]上述栅压自举开关电路工作过程:
[0030]步骤1，预充放电状态。在时钟信号输入端CLK输入的时钟信号由低变高时，第一PMOS管MPl关断，第四NMOS管MN4开启，第三节点N3与地线GND形成通路，第五NMOS管NM5的栅极电荷被泄放掉，故第五NMOS管MN5被关断。与此同时，第一 NMOS管MNl和第二NMOS管丽2都导通，第三PMOS管MP3关断，这样栅压自举电容C上极板被充电至VDD-Vthn(Vthn为NMOS管的开启阈值电压，该NMOS管指本申请中所有NMOS管，包括第一 NMOS管、第
二NMOS管……)，下极板电荷被泄放掉，使其两端电压差维持在VDD-Vthn。
[0031]步骤2，栅压自举工作状态。当时钟信号输入端CLK输入的时钟信号由高变低时，第一 NMOS管MNl、第二 NMOS管NM2和第四NMOS管NM4关断，第一 PMOS管MPl和第三PMOS管MP3导通。输入缓冲电路开始正常工作，因此第二 PMOS管MP2源极电压为Vin+VTHP+VQN(Vthp为PMOS管的开启阈值电压；νΜ是PMOS管的过驱动电压，与流过PMOS管的电流有关，该PMOS管指本申请中所有NMOS管，包括第一 PMOS管、第二 PMOS管……)。对于栅压自举电容Cl上极板电荷守恒，其两端电压差还是VDD-Vthn。这样通过自举环路将其传递给第五NMOS管MN5的栅极，从而使得第五NMOS管MN5的栅源电压差始终保持在VDD+VTHP+VQN_VTHN这样可以得到其导通电阻的表达式为:
[0032]Ron = [μ Cox —{VDD + Vmp + Vm - Vthn)] 1
[0033]而Vqn受控于流过第二 PMOS管MP2的电流。
[0034]本例的输入缓冲电路中的缓冲器还可以包括多个PMOS管及与PMOS管数量相对应的单刀双掷开关，每一个PMOS管的源极都与第三PMOS管MP3的源极连接，其漏极都与第三PMOS管MP3的漏极连接，每一个PMOS管的栅极都分别与一个单刀双掷开关一一对应，每一个PMOS管的栅极都与与其相对应的单刀双掷开关的选择端连接，每一个单刀双掷开关的一个固定端都与电源电压输入端VDD连接，另一个固定端都与第三PMOS管MP3的栅极连接。
[0035]参照图3，图3给出了一种控制流过第二 PMOS管MP2电流的方案，即缓冲器的方案。本例中，以第四PMOS管MP4、第五PMOS管MP5及第六PMOS管MP6为例，对应的，有第一单刀双掷开关S1、第二单刀双掷开关S2及第三单刀双掷开关S3。
[0036]因此流过第二 PMOS管MP2的电流Itrtal可以表示为:[0037]
【权利要求】
1.栅压自举开关电路，其特征在于，包括栅压抬高电路、栅极充放电电路、输入缓冲电路及开关电路，所述栅压抬高电路与栅极充放电电路连接，输入缓冲电路与栅压抬高电路连接，栅极充放电电路与开关电路连接。
2.根据权利要求1所述栅压自举开关电路，其特征在于，所述栅压抬高电路包括时钟信号输入端、第一 NMOS管、第二 NMOS管、栅压自举电容、地线及电源电压输入端，所述时钟信号输入端与第一 NMOS管的栅极及第二 NMOS管的栅极连接，第二 NMOS管的源极通过栅压自举电容与第一 NMOS管的漏极连接，第二 NMOS管的源极与栅极充放电电路连接，其漏极与电源电压输入端连接，第一 NMOS管的源极与地线连接，其漏极与输入缓冲电路连接。
3.根据权利要求1所述栅压自举开关电路，其特征在于，所述栅极充放电电路包括时钟信号输入端、第一 PMOS管、第三NMOS管、第四NMOS管、电源电压输入端及地线，所述第一PMOS管的源极与栅压抬高电路连接，其漏极与第三NMOS管的漏极连接，并与开关电路连接，时钟信号输入端与第一 PMOS管的栅极及第四NMOS管的栅极连接，电源电压输入端与第三NMOS管的栅极连接，第三NMOS管的源极与第四NMOS管的漏极连接，第四NMOS管的源极与地线连接，所述第三NMOS管与第四NMOS管都为常开的NMOS管。
4.根据权利要求1所述栅压自举开关电路，其特征在于，所述开关电路包括信号输入端、信号输出端及第五NMOS管,所述信号输入端与第五NMOS管的源极连接,信号输出端与第五NMOS管的漏极连接，第五NMOS管的栅极与栅极充放电电路连接。
5.根据权利要求1或2或3或4所述栅压自举开关电路，其特征在于，其特征在于，所述输入缓冲电路包括时钟信号输入端及缓冲器，所述时钟信号输入端与缓冲器连接，缓冲器与栅压抬高电路连接。
6.根据权利要求5所述栅压自举开关电路，其特征在于，所述缓冲器包括第二PMOS管、第三PMOS管、电源电压输入端、地线及信号输入端，所述第二 PMOS管的源极与第三PMOS管的漏极连接，并与栅压抬高电路连接，电源电压输入端与第三PMOS管的源极连接，第三PMOS管的栅极与时钟信号输入端连接，第二 PMOS管的栅极与信号输入端连接，其漏极与地线连接。
7.根据权利要求6所述栅压自举开关电路，其特征在于，所述缓冲器还包括多个PMOS管及与PMOS管数量相对应的单刀双掷开关，所述PMOS管的源极都与第三PMOS管的源极连接，其漏极都与第三PMOS管的漏极连接，每一个PMOS管的栅极都分别与一个单刀双掷开关一一对应，每一个PMOS管的栅极都与与其相对应的单刀双掷开关的选择端连接，每一个单刀双掷开关的一个固定端都与电源电压输入端连接，另一个固定端都与第三PMOS管的栅极连接。
【文档编号】H03K17/687GK103532534SQ201310424298
【公开日】2014年1月22日 申请日期:2013年9月17日 优先权日:2013年9月17日
【发明者】宁宁, 王成碧, 李华省, 刘志华, 李靖, 吴霜毅, 于奇 申请人:电子科技大学