专利名称：一种高线性度cmos自举采样开关的制作方法
技术领域：
本实用新型涉及一种比较器电路，尤其涉及模数转换器的一种高线性度CMOS自 举采样开关。
背景技术：
对于ADC电路的实现，需要用到大量的数据采样开关。作为ADC系统与外界的接 口，采样开关的性能优劣直接决定了 ADC所接收到的信号纯度和真实性。对于CMOS工艺， 采样开关一般通过MOS管来实现。高线性度的CMOS开关可以极大程度上抑制采样时间不 确定、时钟馈通和电荷注入等非线性误差。图la、图Ib所示为两个简单的采样保持电路，它们包括一个开关和一个电容。其 中，Vin为输入信号，MOS管Ml (或开关Si)为采样开关，C为保持电容，Vout为采样保持电 路的输出信号。CK为采样控制时钟信号，其高电平为电源电压AVDD，低电平为AGND。在采样阶段，CK为高电平，Ml导通，Vin对电容C充电，Vout跟踪输入信号，随Vin 变化而变化；在保持阶段，CK为低电平，Ml截至，C将保持采样结束时刻的电压值Vin，从而 完成一次采样过程。由于MOS开关具有的非理想因素，对采样电路在速度和精度上产生影 响。当电路处于采样期间时，晶体管Ml导通，且工作在线性区，可以将MOS管Ml视作 一个阻值为Ron电阻，其大小为
权利要求1. 一种高线性度CMOS自举采样开关电路，其特征是包括第一 PMOS管(Ml)、第NMOS 管(M》的源极分别接电源电压和地电压，漏极分别与第一电容(Cl)的上下极板相接于第 二节点⑵和第一节点(1)，栅极分别接第三节点(G)和时钟(CK)；第五PMOS管(M5)的源 极、栅极、漏极和衬底分别接到第二节点O)、时钟(CK)、第三节点(G)和第二节点( ；第 四匪OS管(M4)、第七PMOS管(M7)的漏极和第六NMOS管(M6)的漏极相接于第四节点； 第四NMOS管(M4)的栅极、源极分别接到电源电压和第三节点(G)；第七PMOS管(M7)的栅 极、源极分别接到时钟(CK)和电源电压；第六NMOS管(M6)的栅极、源极分别接到时钟(CK) 和地电压；第三NMOS管(ΙΟ)的源极、栅极、漏极分别接到第一节点(1)、第三节点(G)和信 号输入节点(Vin)；第零开关NMOS管(Ms)的源极、漏极、栅极分别接输入节点(Vin)、输出 节点(Vout)、第三节点(G)；第八NMOS管(M8)的漏极、栅极、源极分别接到第二电容(C2)的底极板、时钟(CK)和地 电压；第九PMOS管(M9)的漏极与第二电容(以)的上极板相接于第五节点(5)，第九PMOS 管(M9)栅极、源极分别接到第三节点(G)和电源电压；第十NMOS管(MlO)的漏极、栅极、源 极分别接到第五节点(5)、第三节点(G)和第一节点(1)；第十一 NMOS管(Mil)的漏极、栅极、源极分别接到第零开关NMOS管(Ms)的衬底、第三 节点(G)和输入节点(Vin)；第十NMOS管(M12)的漏极、栅极、源极分别接到第零开关NMOS 管(Ms)的衬底、时钟CK和地电压；其中第一 PMOS管(Ml)、第七PMOS管(M7)和第九PMOS管(M9)的衬底均接电源电压； 第零匪OS管(Ms)为深N阱NMOS管。
专利摘要本实用新型提供了一种应用于模数转换器的高线性度CMOS自举开关电路，高线性度CMOS自举开关的导通电阻只与电源电压、MOS管载流子迁移率、单位面积栅氧化层电容、MOS管宽长比和MOS管衬偏电压为0时阈值电压有关，在开关导通时的过驱动电压为两倍电源电压。与现有的基本栅压自举开关相比，本实用新型高线性度CMOS自举开关有更好的线性度和更小的导通电阻，具有更快的采样速度，可以采样更高频的信号，非常适合与应用于高速高精度模数转换器中。
文档编号H03K17/567GK201887738SQ201020562558
公开日2011年6月29日 申请日期2010年10月9日 优先权日2010年10月9日
发明者于宗光, 季惠才, 陈珍海, 黄嵩人 申请人:中国电子科技集团公司第五十八研究所