一种伺服功率放大电路的制作方法
【专利摘要】本实用新型涉及一种功率放大电路，尤其是一种伺服功率放大电路。包括输入缓冲电路、功率放大电路、采样电路、反馈电路，输入缓冲电路的输出端与功率放大电路输入端连接，功率放大电路的输出端与采样电路的输入端连接，反馈电路分别与采样电路、功率放大电路连接。上述结构采用高集成度的运放芯片，替代晶体管的推挽互补式电路，极大的减少分离器件，降低电路设计与维护的复杂程度。同时，避免了一致性问题，信号质量极大提高，对电阻取样负反馈采用运放缓冲、差分运算方式，避免了直接反馈引入的阻抗不匹配的风险，同时，进一步提高了反馈信号的抗共模干扰能力。
【专利说明】一种伺服功率放大电路
【技术领域】
[0001]本实用新型涉及一种功率放大电路，尤其是一种伺服功率放大电路。
【背景技术】
[0002]伺服放大器是机电液伺服控制系统的重要组成部分，控制、驱动机电液伺服控制系统中的电——机械转换器。通常，伺服放大器典型的组成电路包括:前置放大电路、调零电路、调节器(PID)电路、颤振信号发生电路、功率放大电路。其中功率放大电路处于伺服放大器的末级，实现对控制信号的功率放大，以驱动电-机械转换器。
[0003]在大多数情况中，电一机械转换器多为电流驱动，因此功率放大电路多为电流负反馈放大电路，基本上采用晶体管以推挽互补式电路模型实现，并通过电阻取样直接负反馈调整。对于这种方法，从根本上存在几个不足:
[0004]I)晶体管的推挽互补式电路中，由于静态工作点确定、避免晶体管推挽的死区，需要采用较多的分离器件，如电阻、半导体管等。因此，电路本身及维护显得相当复杂。
[0005]2)推挽互补式电路，对晶体管及相关器件的一致性要求较高，否则，极有可能出现输出波形严重失真。显然，要保证多种分离器件的一致性，本身就是一个较困难的事情。
[0006]3)电阻取样直接负反馈，存在阻抗不匹配的风险。
实用新型内容
[0007]本实用新型的目的在于，提供一种电路设计与维护的复杂程度低、信号质量高、抗共模干扰能力强的伺服功率放大电路。
[0008]本实用新型解决进一步技术问题所采用的技术方案是:一种伺服功率放大电路，包括输入缓冲电路、功率放大电路、采样电路、反馈电路，输入缓冲电路的输出端与功率放大电路输入端连接，功率放大电路的输出端与采样电路的输入端连接，反馈电路分别与采样电路、功率放大电路连接。
[0009]本实用新型的进一步设置为:所述的输入缓冲电路由运放0PA2134、电阻R49、电阻R50、电阻R51、电阻R61、电容C211、电容C212构成，电阻R49、电阻R50、电阻R51、电阻R61、电容C211、电容C212分别与运放0PA2134连接，电阻R49、电阻R50、电阻R51串联，构成输入缓冲电路。
[0010]本实用新型的进一步设置为:还包括有I?7七个管脚的0PA522运放芯片，I管脚与电阻R44连接后接地，2管脚与电容C75连接后接地，4管脚和5管脚分别连接15V电源，2管脚和6管脚之间连接电容C77，电阻R56与电阻R57并联后与6管脚连接构成功率放大电路。
[0011]本实用新型的进一步设置为:电阻R48与选择开关S6串联，电阻R54与选择开关S7串联，电阻R59与选择开关S8串联，电阻R62与选择开关S9串联，电阻R65与选择开关SlO串联，五个串联电路并联构成采样电路。
[0012]本实用新型的进一步设置为:反馈电路包括运放缓冲电路与差分电路，运放缓冲电路与差分电路串联构成反馈电路。
[0013]上述结构采用高集成度的运放芯片，替代晶体管的推挽互补式电路，极大的减少分离器件，降低电路设计与维护的复杂程度。同时，避免了一致性问题，信号质量极大提高，对电阻取样负反馈采用运放缓冲、差分运算方式，避免了直接反馈引入的阻抗不匹配的风险，同时，进一步提高了反馈信号的抗共模干扰能力。
【专利附图】
【附图说明】
[0014]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0015]图1为本实施例的原理框图；
[0016]图2为本实施例的具体电路图；
【具体实施方式】
[0017]参考图1可知，本实用新型一种伺服功率放大电路，包括输入缓冲电路、功率放大电路、采样电路、反馈电路,输入缓冲电路的输出端与功率放大电路输入端连接,功率放大电路的输出端与采样电路的输入端连接，反馈电路分别与采样电路、功率放大电路连接。
[0018]参考图2可知，所述的输入缓冲电路由运放0PA2134、电阻R49、电阻R50、电阻R51、电阻R61、电容C211、电容C212构成，电阻R49、电阻R50、电阻R51、电阻R61、电容C211、电容C212分别与运放0PA2134连接，电阻R49、电阻R50、电阻R51串联，构成输入缓冲电路，还包括有I?7七个管脚的0PA522运放芯片，I管脚与电阻R44连接后接地，2管脚与电容C75连接后接地，4管脚和5管脚分别连接15V电源，2管脚和6管脚之间连接电容C77，电阻R56与电阻R57并联后与6管脚连接构成功率放大电路，电阻R48与选择开关S6串联，电阻R54与选择开关S7串联，电阻R59与选择开关S8串联，电阻R62与选择开关S9串联，电阻R65与选择开关SlO串联，五个串联电路并联构成采样电路，反馈电路包括运放缓冲电路与差分电路，运放缓冲电路与差分电路串联构成反馈电路。
[0019]输入缓冲电路:采用运放组成跟随器实现，对输入控制信号源、功率放大进行阻抗匹配。
[0020]功率放大电路:实现电压对电流的控制，同时进行功率放大，采用集成功率运放(集成IC)实现。
[0021]采样电路:采用电阻取样，电阻选用高精密功率电阻。
[0022]反馈电路:采用三运放组成带输入缓冲的差分运算电路，对取样电压进行调理，并反馈到功率放大的输入，基本上避免了阻抗不匹配的风险，同时，进一步提高了反馈信号的抗共模干扰能力。
[0023]在方案中，输入的电压控制信号，经输入缓冲电路缓冲，经由功率放大电路转换成大功率的电流输出信号，与此同时，米样电路的电阻对输出的电流取样，两端产生相对的取样电压，通过反馈电路调理，输入到功率放大电路输入级，从而实现负反馈调整。
[0024]在本实施例的原理如下:[0025]输入缓冲电路采用高精密的运放0PA2134，其输入失调电流2pA，总谐波失真为0.00008%，共模抑制IOOdB,性价比极高；功率放大电路采用高电压高电流的精密运放0PA552，输出电流高达200mA，摆率15V/μ S，总谐波失真为0.0005% ;采样电路采用0.1%精度的功率电阻，根据实际应用需要，取样电阻两端电压最大值始终为1V(不论输出电流范围)。反馈电路采用三片高精密的运放0PA2134，其中两片分别对取样电阻两端的取样电压信号进行缓冲，另一片对缓冲后的信号进行差分运算，并输出到功率放大电路的输入端。
[0026]显然，上述实施例仅仅是为了清楚的说明所做的举例，而并非对实施方式的限定。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围内。
【权利要求】
1.一种伺服功率放大电路，其特征在于:包括输入缓冲电路、功率放大电路、采样电路、反馈电路，输入缓冲电路的输出端与功率放大电路输入端连接，功率放大电路的输出端与采样电路的输入端连接，反馈电路分别与采样电路、功率放大电路连接。
2.按照权利要求1所述的伺服功率放大电路，其特征在于:所述的输入缓冲电路由运放0PA2134、电阻R49、电阻R50、电阻R51、电阻R61、电容C211、电容C212构成，电阻R49、电阻R50、电阻R51、电阻R61、电容C211、电容C212分别与运放0PA2134连接，电阻R49、电阻R50、电阻R51串联，构成输入缓冲电路。
3.按照权利要求1所述的伺服功率放大电路，其特征在于:还包括有I?7七个管脚的0PA522运放芯片，I管脚与电阻R44连接后接地，2管脚与电容C75连接后接地，4管脚和5管脚分别连接15V电源，2管脚和6管脚之间连接电容C77，电阻R56与电阻R57并联后与6管脚连接构成功率放大电路。
4.按照权利要求1所述的伺服功率放大电路，其特征在于:电阻R48与选择开关S6串联，电阻R54与选择开关S7串联，电阻R59与选择开关S8串联，电阻R62与选择开关S9串联，电阻R65与选择开关SlO串联，五个串联电路并联构成采样电路。
5.按照权利要求1所述的伺服功率放大电路，其特征在于:反馈电路包括运放缓冲电路与差分电路，运放缓冲电路与差分电路串联构成反馈电路。
【文档编号】H03F3/20GK203722583SQ201320766566
【公开日】2014年7月16日 申请日期:2013年11月28日 优先权日:2013年11月28日
【发明者】贺惠农, 秦巍, 赵玉刚 申请人:杭州亿恒科技有限公司