开关电路的制作方法
开关电路的制作方法
【专利摘要】本发明提供一种开关电路，无论负载的动作状态如何都可以在从接通切换成断开时抑制输出电压的增加。根据实施方式，开关电路包括：多个开关元件、检测电路和控制电路。多个开关元件分别具有：与共用的输入节点连接的第一电极、与共用的输出节点连接的第二电极、和切换是否进行在第一电极和第二电极之间流动电流的接通动作的控制电极。检测电路检测从输出节点向外部的负载流动的输出电流。控制电路在从外部供给的控制信号为预定的逻辑值时使多个开关元件中的至少某一个进行接通动作，控制是否使多个开关元件中的每一个进行接通动作，以使得输出电流越减少，进行接通动作的开关元件各自的控制电极和第二电极之间的寄生电容的总和就越减少。
【专利说明】开关电路
[0001](相关申请)
[0002]本申请享受以日本专利申请2013-178093号(申请日:2013年8月29日)为基础申请的优先权。本申请通过援弓I该基础申请而包含其全部内容。
【技术领域】
[0003]本发明的实施方式涉及开关电路。
【背景技术】
[0004]便携设备等中使用的负载开关(以下，称为开关电路)设置在电源与负载之间，被切换成接通或断开。负载是例如CPU、存储器和相机等。
[0005]在开关电路中，考虑到最大电流，作为开关元件使用接通电阻小的MOSFET (M0S晶体管)。MOSFET的源极与电源连接，漏极与负载连接。但是，并不总是向MOSFET流动最大电流，因负载的动作状态(即阻抗)而发生流动微小电流的状态。考虑在该状态下开关电路从接通切换成断开时的情况。即，MOSFET的源极电压和漏极电压为电源电压，栅极电压从OV上升到电源电压，MOSFET进行断开动作时，流向负载的输出电流小，所以向MOSFET的栅极与漏极之间的寄生电容充电的残留电荷不脱离到负载而残留的时间长。因此，MOSFET的漏极电压即开关电路的输出电压是瞬态地在栅极电压(电源电压)上增加了寄生电容的两端的电压而得到的电压，所以比电源电压大。由此，有可能负载发生误动作。
【发明内容】
[0006]本发明要解决的问题是提供无论负载的动作状态如何都可以在从接通切换成断开时抑制输出电压的增加的开关电路。
[0007]根据实施方式，开关电路包括:多个开关元件、检测电路和控制电路。上述多个开关元件分别具有:与共用的输入节点连接的第一电极、与共用的输出节点连接的第二电极、和切换是否进行在上述第一电极和上述第二电极之间流动电流的接通动作的控制电极。上述检测电路检测从上述输出节点向外部的负载流动的输出电流。上述控制电路在从外部供给的控制信号为预定的逻辑值时使上述多个开关元件中的至少某一个进行接通动作，控制是否使上述多个开关元件中的每一个进行接通动作，以使得上述输出电流越减少，进行接通动作的开关元件各自的上述控制电极和上述第二电极之间的寄生电容的总和越减少。
【专利附图】
【附图说明】
[0008]图1是示出一实施方式的开关电路的概略结构的框图。
[0009]图2 (a)是一实施方式的输出电流大时的开关电路的P型MOS晶体管的等效电路图，(b)是输出电流小时的开关电路的P型MOS晶体管的等效电路图。
[0010]图3是示出MOS晶体管的接通电阻与寄生电容的关系的图。
[0011]图4 (a)是示出一实施方式的开关电路从图2 (a)的状态(接通)切换成断开时的控制信号和输出电压的图，(b)是示出开关电路从图2 (b)的状态(接通)切换成断开时的控制信号和输出电压的图。
【具体实施方式】
[0012]以下，参照【专利附图】
【附图说明】本发明的一实施方式。该实施方式不对本发明构成限定。
[0013]图1是示出一实施方式的开关电路的概略结构的框图。像图1所示的那样，开关电路包括:多个P型MOS晶体管(开关元件)PMl?PMn、检测电路10和控制电路20。在图1中，示出多个P型MOS晶体管PMl?PMn中的3个P型MOS晶体管PM1、PM2、PMn,除此以外的P型MOS晶体管省略图示。该开关电路在便携设备等中使用。
[0014]多个P型MOS晶体管PMl?PMn分别具有:与共用的输入节点IN连接的源极(第一电极)、与共用的输出节点OUT连接的漏极(第二电极)、和切换是否进行在源极和漏极之间流动电流的接通动作的栅极(控制电极)。
[0015]从外部的电源(未图示)向输入节点IN供给输入电压VIN。
[0016]外部的负载(未图示)连接到输出节点OUT。负载的阻抗根据其动作状态而变化。作为负载，可以举出例如CPU、存储器和相机等。
[0017]P型MOS晶体管PMl具有栅极和漏极之间的寄生电容Cgdl，P型MOS晶体管PM2具有栅极和漏极之间的寄生电容Cgd2，同样地，P型MOS晶体管PMn具有栅极和漏极之间的寄生电容Cgdn。栅极和源极之间等的其它寄生电容与本实施方式的开关电路的动作没有直接关系，所以省略图不和说明。以下，所谓寄生电容指各P型MOS晶体管PMl?PMn的棚极和漏极之间的寄生电容。
[0018]检测电路10检测从输出节点OUT向负载流动的输出电流10UT。在本实施方式中，检测电路10检测与输出电流1UT对应的检测值。检测值是输入节点IN的输入电压VIN与输出节点OUT的输出电压VOUT的电压差。
[0019]在从外部供给的控制信号VCT为预定的逻辑值时，控制电路20使多个P型MOS晶体管PMl?PMn的至少某一个进行接通动作。即，由此开关电路被控制成接通，输入节点IN和输出节点OUT导通。另外，在控制信号VCT不是预定的逻辑值时，控制电路20不使多个P型MOS晶体管PMl?PMn进行接通动作。即，由此开关电路被控制成断开，输入节点IN和输出节点OUT不导通。在本实施方式中，设为预定的逻辑值为“O”(例如0V)。这样，开关电路根据控制信号VCT被控制成接通或断开。
[0020]控制电路20向P型MOS晶体管PMl供给栅极电压VGl，向P型MOS晶体管PM2供给栅极电压VG2，同样地，向P型MOS晶体管PMn供给栅极电压VGn。控制电路20向进行接通动作的P型MOS晶体管供给OV (接地电压)的栅极电压，向不进行接通动作的P型MOS晶体管供给与输入电压VIN相等的栅极电压。
[0021]控制电路20控制是否使多个P型MOS晶体管PMl?PMn中的每一个进行接通动作，以使得输出电流1UT越减少，输入节点IN和输出节点OUT之间的输入输出间接通电阻越增加，并且进行接通动作的P型MOS晶体管各自的栅极和漏极之间的寄生电容的总和越减少。
[0022]另外，控制电路20控制是否使多个P型MOS晶体管PMl?PMn中的每一个进行接通动作，以使得输出电流1UT越增加，输入节点IN和输出节点OUT之间的输入输出间接通电阻越减少，并且进行接通动作的P型MOS晶体管各自的栅极和漏极之间的寄生电容的总和越增加。
[0023]下面，说明开关电路的具体动作。以下，为了使说明更明确，设为开关电路包括4个P型MOS晶体管PMl?PM4。
[0024]图2(a)是一实施方式的输出电流1UT大时的开关电路的P型MOS晶体管PMl?PM4的等效电路图，图2(b)是输出电流1UT小时的开关电路的P型MOS晶体管PMl?PM4的等效电路图。
[0025]像图2 (a)、(b)所示的那样，P型MOS晶体管PMl的接通电阻Rdsl为10 Ω，寄生电容Cgdl为10pF。P型MOS晶体管PM2的接通电阻Rds2为I Ω，寄生电容Cgd2为100pF。P型MOS晶体管PM3的接通电阻Rds3为0.1 Ω，寄生电容Cgd3为1000pF。P型MOS晶体管PM4的接通电阻Rds4为0.01 Ω，寄生电容Cgd4为10000pF。
[0026]这样，P型MOS晶体管PMl?PM4的接通电阻Rdsl?Rds4互不相同，P型MOS晶体管PMl?PM4的寄生电容Cgdl?Cgd4互不相同。也就是说，P型MOS晶体管PMl?PM4的尺寸互不相同。
[0027]图3是示出MOS晶体管的接通电阻和寄生电容的关系的图。像图3所示的那样，通过调整MOS晶体管的尺寸，如果接通电阻减少则寄生电容增加，如果接通电阻增加则寄生电容减少。也就是说，接通电阻和寄生电容处于折衷的关系。在本实施方式中，根据该折衷的关系，如上所述地设定P型MOS晶体管PMl?PM4的接通电阻和寄生电容。
[0028]下面，说明在开关电路接通时输出电流1UT减少的情况下的动作。
[0029]控制电路20控制是否使P型MOS晶体管PMl?PM4中的每一个进行接通动作，以使得每当由检测电路10检测到的电压差减少而与预先确定的第一规定值(例如ImV)相等时，输入输出间接通电阻增加，并且进行接通动作的P型MOS晶体管各自的寄生电容的总和减少。在本实施方式中，同时，控制电路20使I个P型MOS晶体管进行接通动作。
[0030]首先，在控制信号VCT从5V切换成OV时，控制电路20像图2 (a)所示的那样，使接通电阻Rds4最小、寄生电容Cgd4最大的P型MOS晶体管PM4进行接通动作，使P型MOS晶体管PMl?PM3不进行接通动作。由此，可以在开关电路刚刚变成接通后立即流动最大电流。在此，示出负载的阻抗低、输出电流1UT为流动IA的一例。此时，接通电阻Rds4为0.01 Ω，所以电压差是1mV0
[0031]如果负载的阻抗从图2 Ca)的状态增加、输出电流1UT从IA减少而变成100mA，则电压差从1mV减少而变成lmV。此时，像上述的那样，控制电路20控制是否使P型MOS晶体管PMl?PMn中的每一个进行接通动作，以使得输入输出间接通电阻增加，并且进行接通动作的P型MOS晶体管各自的寄生电容的总和减少。在此，控制电路20使接通电阻Rds3为0.1 Ω、寄生电容Cgd3为100pF的P型MOS晶体管PM3进行接通动作，P型MOS晶体管PM1、PM2、PM4不进行接通动作(未图示)。
[0032]而且，如果负载的阻抗增加，输出电流1UT从10mA减少而变成10mA，则电压差从1mV减少而变成lmV。此时，控制电路20通过上述的控制，使接通电阻Rds2为1Ω、寄生电容Cgd2为10pF的P型MOS晶体管PM2进行接通动作，P型MOS晶体管PM1、PM3、PM4不进行接通动作(未图示)。
[0033]而且，如果负载的阻抗增加，输出电流1UT从1mA减少而变成1mA，则电压差从1mV减少而变成lmV。此时，控制电路20通过上述的控制，像图2 (b)所示的那样，使接通电阻Rdsl为10 Ω、寄生电容Cgdl为1pF的P型MOS晶体管PMl进行接通动作，P型MOS晶体管PM2?PM4不进行接通动作。
[0034]下面，说明在开关电路接通时输出电流1UT增加的情况下的动作。
[0035]控制电路20控制是否使P型MOS晶体管PMl?PM4中的每一个进行接通动作，以使得每当电压差增加而与比第一规定值大的预先确定的第二规定值(例如IImV)相等时，输入输出间接通电阻增加，并且进行接通动作的P型MOS晶体管各自的寄生电容的总和增加。
[0036]例如，在图2 (b)所示的P型MOS晶体管PMl正在进行接通动作的状态下，如果负载的阻抗减少，输出电流1UT增加而变成1.1mA，则电压差增加而变成llmV。此时，像上述那样，控制电路20控制是否使P型MOS晶体管PMl?PMn中的每一个进行接通动作，以使得输入输出间接通电阻减少，并且进行接通动作的P型MOS晶体管各自的寄生电容的总和增加。在此，控制电路20使接通电阻Rds2为1Ω、寄生电容Cgd2为10pF的P型MOS晶体管PM2进行接通动作，P型MOS晶体管PM1、PM3、PM4不进行接通动作(未图示)。
[0037]而且，如果负载的阻抗减少，输出电流1UT从1.1mA增加而变成11mA，则电压差从1.1mV增加而变成llmV。此时，控制电路20通过上述的控制，使接通电阻Rds3为0.1 Ω、寄生电容Cgd3为100pF的P型MOS晶体管PM3进行接通动作，P型MOS晶体管PM1、PM2、PM4不进行接通动作(未图示)。
[0038]而且，如果负载的阻抗减少，输出电流1UT从I ImA增加而变成11OmA，则电压差从1.1mV增加而变成I lmV。此时，控制电路20通过上述的控制，像图2 (a)所示的那样，使接通电阻Rds4为0.01 Ω、寄生电容Cgd4为lOOOOpF的P型MOS晶体管PM4进行接通动作，P型MOS晶体管PMl?PM3不进行接通动作。
[0039]下面，说明开关电路从接通切换成断开的动作。
[0040]图4 (a)是示出一实施方式的开关电路从图2 (a)的状态(接通)切换成断开时的控制信号VCT和输出电压VOUT的图，图4 (b)是示出开关电路从图2 (b)的状态(接通)切换成断开时的控制信号VCT和输出电压VOUT的图。
[0041]在图2 (a)的状态下，进行接通动作的P型MOS晶体管PM4的寄生电容Cgd4为lOOOOpF，所以接通时对寄生电容充电的电荷比图2 (b)的状态多。
[0042]但是，像图4 Ca)所示的那样，在时刻tl控制信号VCT从OV变成5V，开关电路从接通切换成断开时，负载的阻抗降低，输出电流1UT约为1A，所以即使充电的电荷变多，电荷脱离到负载的时间也短。因此，即使栅极电压VG4从OV变成5V，输出电压VOUT也不会在栅极电压VG4 (5V)上增加寄生电容Cgd4的两端的电压，在时刻tl以后从5V减少到0V。即，可以在断开时抑制输出电压VOUT的增加。
[0043]另外，未进行接通动作的P型MOS晶体管PMl?PM3的栅极电压VGl?VG3在时刻tl的前后保持5V不变，寄生电容Cgdl?Cgd3几乎不被充电，所以不用担心寄生电容Cgdl?Cgd3使输出电压VOUT增加。
[0044]在图2 (b)的状态下，进行接通动作的P型MOS晶体管PMl的寄生电容Cgdl为10pF，所以接通时对寄生电容充电的电荷比图2 Ca)的状态少。
[0045]因此，像图4 (b)所示的那样，在时刻tl开关电路从接通切换成断开时，即使负载的阻抗高，输出电流1UT为ImA左右，所充电的电荷脱离到负载的时间也短，与图4 (a)的场合同等。因此，即使栅极电压VGl从OV变成5V，输出电压VOUT也不会在栅极电压VGl(5V)上增加寄生电容Cgdl的两端的电压，在时刻tl以后，输出电压VOUT花费比图4 (a)的情况更长的时间从5V单调减少到0V。S卩，可以在断开时抑制输出电压VOUT的增加。
[0046]相对于此，与本实施方式不同，在无论输出电流1UT如何都只用I个P型MOS晶体管的比较例的开关电路中，由于与输出电流1UT约为IA的情况相对应，所以需要使用与本实施方式的P型MOS晶体管ΡΜ4同等的接通电阻低、寄生电容大的P型MOS晶体管。因此，在负载的阻抗高、输出电流1UT小的情况下，接通时对寄生电容充电的电荷比本实施方式多。因此，所充电的电荷在断开时脱离到负载的时间比本实施方式长。因此，像图4 (b)的虚线所示的那样，输出电压VOUT瞬态地在栅极电压(5V)上增加寄生电容的两端的电压，所以与输入电压VIN (5V)相比有增加。
[0047]这样，根据本实施方式，控制电路20控制是否使P型MOS晶体管中的每一个进行接通动作，以使得输出电流1UT越减少，进行接通动作的P型MOS晶体管各自的寄生电容的总和越减少，且输出电流1UT越增加，进行接通动作的P型MOS晶体管各自的寄生电容的总和越增加。由此，可以使得输出电流1UT越减少，对进行接通动作的P型MOS晶体管的寄生电容充电的电荷就越减少。因此，即使在输出电流1UT小时，所充电的电荷在断开时脱离到负载的时间也不可能变长。因此，无论负载的状态(阻抗)如何都能够在开关电路从接通切换成断开时抑制输出电压VOUT的增加。
[0048]另外，P型MOS晶体管的数量越多，可以根据输出电流1UT越精细地控制寄生电容，所以可以更加有效地抑制输出电压VOUT的增加。
[0049](变形例)
[0050]只要是像上述那样，输出电流1UT越减少，进行接通动作的P型MOS晶体管各自的寄生电容的总和越减少，且输出电流1UT越增加，进行接通动作的P型MOS晶体管各自的寄生电容的总和越增加，则控制电路20也可以使多个P型MOS晶体管进行接通动作。例如，控制电路20也可以是进行如下控制:输出电流1UT越减少，使进行接通动作的P型MOS晶体管的数量越减少；输出电流1UT越增加，使进行接通动作的P型MOS晶体管的数量越增加。
[0051]S卩，在图2(a)、(b)的例子中，也可以在输出电流1UT为ImA时使P型MOS晶体管PMl进行接通动作，在输出电流1UT为1mA时使两个P型MOS晶体管PM1、PM2进行接通动作。此时，进行接通动作的P型MOS晶体管PM1、PM2各自的寄生电容Cgdl、Cgd2的总和是IlOpF0另外，也可以在输出电流1UT为10mA时使3个P型MOS晶体管PMl?PM3进行接通动作。此时，进行接通动作的P型MOS晶体管PMl?PM3各自的寄生电容Cgdl?Cgd3的总和是lllOpF。另外，也可以在输出电流1UT为IA时使4个P型MOS晶体管PMl?PM4进行接通动作。此时，进行接通动作的P型MOS晶体管PMl?PM4各自的寄生电容Cgdl?Cgd4的总和是llllOpF。
[0052]另外，控制电路20也可以在控制信号VCT从5V切换成OV时使多个P型MOS晶体管PMl?PMn进行接通动作。
[0053]另外，控制电路20也可以在控制信号VCT从5V切换成OV时，像图2 (b)所示的那样，使接通电阻Rdsl最大、寄生电容Cgdl最小的P型MOS晶体管PMl进行接通动作，P型MOS晶体管PM2?PM4不进行接通动作。
[0054]另外，也可以使各P型MOS晶体管的接通电阻相等且各P型MOS晶体管的栅极和漏极之间的寄生电容相等。即，各P型MOS晶体管的尺寸也可以相等。此时也是，控制电路20只要是控制成输出电流1UT越减少则进行接通动作的P型MOS晶体管的数量越减少，输出电流1UT越增加则进行接通动作的P型MOS晶体管的数量越增加即可。
[0055]而且，也可以取代P型MOS晶体管PMl?PMn而使用IGBT等的其它开关元件。
[0056]另外，检测电路10也可以除了检测输出电流1UT以外还检测输出电压V0UT，并基于它们检测负载的阻抗。
[0057]利用这些变形例也可以取得与上述实施方式同样的效果。
[0058]根据以上说明的实施方式，通过包括多个P型MOS晶体管PMl?PMn和控制电路20，无论负载的状态如何都可以在开关电路从接通切换成断开时抑制输出电压VOUT的增加。
[0059]虽然说明了本发明的几个实施方式，但这些实施方式都是作为例子提出的，并非用来限定本发明的范围。这些新的实施方式可以以其它的各种方式实施，在不脱离发明的主要构思的范围内，可以进行各种省略、替换、变更。这些实施方式及其变形都包含在发明的范围和主要构思内，且包含在权利要求书记载的发明及其等同的范围内。
【权利要求】
1.一种开关电路，其特征在于，包括: 多个开关元件，分别具有:与共用的输入节点连接的第一电极、与共用的输出节点连接的第二电极、和切换是否进行在上述第一电极和上述第二电极之间流动电流的接通动作的控制电极； 检测电路，检测从上述输出节点向外部的负载流动的输出电流；以及控制电路，在从外部供给的控制信号为预定的逻辑值时使上述多个开关元件中的至少某一个进行接通动作，控制是否使上述多个开关元件中的每一个进行接通动作，以使得上述输出电流越减少，进行接通动作的开关元件各自的上述控制电极和上述第二电极之间的寄生电容的总和就越减少。
2.如权利要求1所述的开关电路，其特征在于: 在上述控制信号不是上述预定的逻辑值时上述控制电路不使上述多个开关元件进行接通动作。
3.如权利要求1或2所述的开关电路，其特征在于: 上述控制电路控制是否使上述多个开关元件中的每一个进行接通动作，以使得上述输出电流越增加，进行接通动作的开关元件各自的上述寄生电容的总和越增加。
4.如权利要求1或2所述的开关电路，其特征在于: 上述各开关元件是P型MOS晶体管； 上述第一电极是上述P型MOS晶体管的源极； 上述第二电极是上述P型MOS晶体管的漏极； 上述控制电极是上述P型MOS晶体管的栅极。
5.如权利要求4所述的开关电路，其特征在于: 上述多个P型MOS晶体管的接通电阻互不相同， 上述多个P型MOS晶体管的上述寄生电容互不相同， 同时上述控制电路使I个上述P型MOS晶体管进行接通动作。
6.如权利要求1或2所述的开关电路，其特征在于: 上述检测电路检测与上述输出电流对应的检测值，上述检测值是上述输入节点的输入电压与上述输出节点的输出电压的电压差； 上述控制电路控制是否使上述多个开关元件中的每一个进行接通动作，以使得每当上述电压差减少而与预先确定的第一规定值相等时，进行接通动作的开关元件各自的上述寄生电容的总和减少，并且控制是否使上述多个开关元件中的每一个进行接通动作，以使得每当上述电压差增加而与比上述第一规定值大的预先确定的第二规定值相等时，进行接通动作的开关元件各自的上述寄生电容的总和增加。
【文档编号】H03K17/08GK104426509SQ201410042735
【公开日】2015年3月18日 申请日期:2014年1月29日 优先权日:2013年8月29日
【发明者】庄司正嗣, 金丸贤二, 高桥正好 申请人:株式会社东芝
【专利摘要】本发明提供一种开关电路，无论负载的动作状态如何都可以在从接通切换成断开时抑制输出电压的增加。根据实施方式，开关电路包括：多个开关元件、检测电路和控制电路。多个开关元件分别具有：与共用的输入节点连接的第一电极、与共用的输出节点连接的第二电极、和切换是否进行在第一电极和第二电极之间流动电流的接通动作的控制电极。检测电路检测从输出节点向外部的负载流动的输出电流。控制电路在从外部供给的控制信号为预定的逻辑值时使多个开关元件中的至少某一个进行接通动作，控制是否使多个开关元件中的每一个进行接通动作，以使得输出电流越减少，进行接通动作的开关元件各自的控制电极和第二电极之间的寄生电容的总和就越减少。
【专利说明】开关电路
[0001](相关申请)
[0002]本申请享受以日本专利申请2013-178093号(申请日:2013年8月29日)为基础申请的优先权。本申请通过援弓I该基础申请而包含其全部内容。
【技术领域】
[0003]本发明的实施方式涉及开关电路。
【背景技术】
[0004]便携设备等中使用的负载开关(以下，称为开关电路)设置在电源与负载之间，被切换成接通或断开。负载是例如CPU、存储器和相机等。
[0005]在开关电路中，考虑到最大电流，作为开关元件使用接通电阻小的MOSFET (M0S晶体管)。MOSFET的源极与电源连接，漏极与负载连接。但是，并不总是向MOSFET流动最大电流，因负载的动作状态(即阻抗)而发生流动微小电流的状态。考虑在该状态下开关电路从接通切换成断开时的情况。即，MOSFET的源极电压和漏极电压为电源电压，栅极电压从OV上升到电源电压，MOSFET进行断开动作时，流向负载的输出电流小，所以向MOSFET的栅极与漏极之间的寄生电容充电的残留电荷不脱离到负载而残留的时间长。因此，MOSFET的漏极电压即开关电路的输出电压是瞬态地在栅极电压(电源电压)上增加了寄生电容的两端的电压而得到的电压，所以比电源电压大。由此，有可能负载发生误动作。
【发明内容】
[0006]本发明要解决的问题是提供无论负载的动作状态如何都可以在从接通切换成断开时抑制输出电压的增加的开关电路。
[0007]根据实施方式，开关电路包括:多个开关元件、检测电路和控制电路。上述多个开关元件分别具有:与共用的输入节点连接的第一电极、与共用的输出节点连接的第二电极、和切换是否进行在上述第一电极和上述第二电极之间流动电流的接通动作的控制电极。上述检测电路检测从上述输出节点向外部的负载流动的输出电流。上述控制电路在从外部供给的控制信号为预定的逻辑值时使上述多个开关元件中的至少某一个进行接通动作，控制是否使上述多个开关元件中的每一个进行接通动作，以使得上述输出电流越减少，进行接通动作的开关元件各自的上述控制电极和上述第二电极之间的寄生电容的总和越减少。
【专利附图】
【附图说明】
[0008]图1是示出一实施方式的开关电路的概略结构的框图。
[0009]图2 (a)是一实施方式的输出电流大时的开关电路的P型MOS晶体管的等效电路图，(b)是输出电流小时的开关电路的P型MOS晶体管的等效电路图。
[0010]图3是示出MOS晶体管的接通电阻与寄生电容的关系的图。
[0011]图4 (a)是示出一实施方式的开关电路从图2 (a)的状态(接通)切换成断开时的控制信号和输出电压的图，(b)是示出开关电路从图2 (b)的状态(接通)切换成断开时的控制信号和输出电压的图。
【具体实施方式】
[0012]以下，参照【专利附图】
【附图说明】本发明的一实施方式。该实施方式不对本发明构成限定。
[0013]图1是示出一实施方式的开关电路的概略结构的框图。像图1所示的那样，开关电路包括:多个P型MOS晶体管(开关元件)PMl?PMn、检测电路10和控制电路20。在图1中，示出多个P型MOS晶体管PMl?PMn中的3个P型MOS晶体管PM1、PM2、PMn,除此以外的P型MOS晶体管省略图示。该开关电路在便携设备等中使用。
[0014]多个P型MOS晶体管PMl?PMn分别具有:与共用的输入节点IN连接的源极(第一电极)、与共用的输出节点OUT连接的漏极(第二电极)、和切换是否进行在源极和漏极之间流动电流的接通动作的栅极(控制电极)。
[0015]从外部的电源(未图示)向输入节点IN供给输入电压VIN。
[0016]外部的负载(未图示)连接到输出节点OUT。负载的阻抗根据其动作状态而变化。作为负载，可以举出例如CPU、存储器和相机等。
[0017]P型MOS晶体管PMl具有栅极和漏极之间的寄生电容Cgdl，P型MOS晶体管PM2具有栅极和漏极之间的寄生电容Cgd2，同样地，P型MOS晶体管PMn具有栅极和漏极之间的寄生电容Cgdn。栅极和源极之间等的其它寄生电容与本实施方式的开关电路的动作没有直接关系，所以省略图不和说明。以下，所谓寄生电容指各P型MOS晶体管PMl?PMn的棚极和漏极之间的寄生电容。
[0018]检测电路10检测从输出节点OUT向负载流动的输出电流10UT。在本实施方式中，检测电路10检测与输出电流1UT对应的检测值。检测值是输入节点IN的输入电压VIN与输出节点OUT的输出电压VOUT的电压差。
[0019]在从外部供给的控制信号VCT为预定的逻辑值时，控制电路20使多个P型MOS晶体管PMl?PMn的至少某一个进行接通动作。即，由此开关电路被控制成接通，输入节点IN和输出节点OUT导通。另外，在控制信号VCT不是预定的逻辑值时，控制电路20不使多个P型MOS晶体管PMl?PMn进行接通动作。即，由此开关电路被控制成断开，输入节点IN和输出节点OUT不导通。在本实施方式中，设为预定的逻辑值为“O”(例如0V)。这样，开关电路根据控制信号VCT被控制成接通或断开。
[0020]控制电路20向P型MOS晶体管PMl供给栅极电压VGl，向P型MOS晶体管PM2供给栅极电压VG2，同样地，向P型MOS晶体管PMn供给栅极电压VGn。控制电路20向进行接通动作的P型MOS晶体管供给OV (接地电压)的栅极电压，向不进行接通动作的P型MOS晶体管供给与输入电压VIN相等的栅极电压。
[0021]控制电路20控制是否使多个P型MOS晶体管PMl?PMn中的每一个进行接通动作，以使得输出电流1UT越减少，输入节点IN和输出节点OUT之间的输入输出间接通电阻越增加，并且进行接通动作的P型MOS晶体管各自的栅极和漏极之间的寄生电容的总和越减少。
[0022]另外，控制电路20控制是否使多个P型MOS晶体管PMl?PMn中的每一个进行接通动作，以使得输出电流1UT越增加，输入节点IN和输出节点OUT之间的输入输出间接通电阻越减少，并且进行接通动作的P型MOS晶体管各自的栅极和漏极之间的寄生电容的总和越增加。
[0023]下面，说明开关电路的具体动作。以下，为了使说明更明确，设为开关电路包括4个P型MOS晶体管PMl?PM4。
[0024]图2(a)是一实施方式的输出电流1UT大时的开关电路的P型MOS晶体管PMl?PM4的等效电路图，图2(b)是输出电流1UT小时的开关电路的P型MOS晶体管PMl?PM4的等效电路图。
[0025]像图2 (a)、(b)所示的那样，P型MOS晶体管PMl的接通电阻Rdsl为10 Ω，寄生电容Cgdl为10pF。P型MOS晶体管PM2的接通电阻Rds2为I Ω，寄生电容Cgd2为100pF。P型MOS晶体管PM3的接通电阻Rds3为0.1 Ω，寄生电容Cgd3为1000pF。P型MOS晶体管PM4的接通电阻Rds4为0.01 Ω，寄生电容Cgd4为10000pF。
[0026]这样，P型MOS晶体管PMl?PM4的接通电阻Rdsl?Rds4互不相同，P型MOS晶体管PMl?PM4的寄生电容Cgdl?Cgd4互不相同。也就是说，P型MOS晶体管PMl?PM4的尺寸互不相同。
[0027]图3是示出MOS晶体管的接通电阻和寄生电容的关系的图。像图3所示的那样，通过调整MOS晶体管的尺寸，如果接通电阻减少则寄生电容增加，如果接通电阻增加则寄生电容减少。也就是说，接通电阻和寄生电容处于折衷的关系。在本实施方式中，根据该折衷的关系，如上所述地设定P型MOS晶体管PMl?PM4的接通电阻和寄生电容。
[0028]下面，说明在开关电路接通时输出电流1UT减少的情况下的动作。
[0029]控制电路20控制是否使P型MOS晶体管PMl?PM4中的每一个进行接通动作，以使得每当由检测电路10检测到的电压差减少而与预先确定的第一规定值(例如ImV)相等时，输入输出间接通电阻增加，并且进行接通动作的P型MOS晶体管各自的寄生电容的总和减少。在本实施方式中，同时，控制电路20使I个P型MOS晶体管进行接通动作。
[0030]首先，在控制信号VCT从5V切换成OV时，控制电路20像图2 (a)所示的那样，使接通电阻Rds4最小、寄生电容Cgd4最大的P型MOS晶体管PM4进行接通动作，使P型MOS晶体管PMl?PM3不进行接通动作。由此，可以在开关电路刚刚变成接通后立即流动最大电流。在此，示出负载的阻抗低、输出电流1UT为流动IA的一例。此时，接通电阻Rds4为0.01 Ω，所以电压差是1mV0
[0031]如果负载的阻抗从图2 Ca)的状态增加、输出电流1UT从IA减少而变成100mA，则电压差从1mV减少而变成lmV。此时，像上述的那样，控制电路20控制是否使P型MOS晶体管PMl?PMn中的每一个进行接通动作，以使得输入输出间接通电阻增加，并且进行接通动作的P型MOS晶体管各自的寄生电容的总和减少。在此，控制电路20使接通电阻Rds3为0.1 Ω、寄生电容Cgd3为100pF的P型MOS晶体管PM3进行接通动作，P型MOS晶体管PM1、PM2、PM4不进行接通动作(未图示)。
[0032]而且，如果负载的阻抗增加，输出电流1UT从10mA减少而变成10mA，则电压差从1mV减少而变成lmV。此时，控制电路20通过上述的控制，使接通电阻Rds2为1Ω、寄生电容Cgd2为10pF的P型MOS晶体管PM2进行接通动作，P型MOS晶体管PM1、PM3、PM4不进行接通动作(未图示)。
[0033]而且，如果负载的阻抗增加，输出电流1UT从1mA减少而变成1mA，则电压差从1mV减少而变成lmV。此时，控制电路20通过上述的控制，像图2 (b)所示的那样，使接通电阻Rdsl为10 Ω、寄生电容Cgdl为1pF的P型MOS晶体管PMl进行接通动作，P型MOS晶体管PM2?PM4不进行接通动作。
[0034]下面，说明在开关电路接通时输出电流1UT增加的情况下的动作。
[0035]控制电路20控制是否使P型MOS晶体管PMl?PM4中的每一个进行接通动作，以使得每当电压差增加而与比第一规定值大的预先确定的第二规定值(例如IImV)相等时，输入输出间接通电阻增加，并且进行接通动作的P型MOS晶体管各自的寄生电容的总和增加。
[0036]例如，在图2 (b)所示的P型MOS晶体管PMl正在进行接通动作的状态下，如果负载的阻抗减少，输出电流1UT增加而变成1.1mA，则电压差增加而变成llmV。此时，像上述那样，控制电路20控制是否使P型MOS晶体管PMl?PMn中的每一个进行接通动作，以使得输入输出间接通电阻减少，并且进行接通动作的P型MOS晶体管各自的寄生电容的总和增加。在此，控制电路20使接通电阻Rds2为1Ω、寄生电容Cgd2为10pF的P型MOS晶体管PM2进行接通动作，P型MOS晶体管PM1、PM3、PM4不进行接通动作(未图示)。
[0037]而且，如果负载的阻抗减少，输出电流1UT从1.1mA增加而变成11mA，则电压差从1.1mV增加而变成llmV。此时，控制电路20通过上述的控制，使接通电阻Rds3为0.1 Ω、寄生电容Cgd3为100pF的P型MOS晶体管PM3进行接通动作，P型MOS晶体管PM1、PM2、PM4不进行接通动作(未图示)。
[0038]而且，如果负载的阻抗减少，输出电流1UT从I ImA增加而变成11OmA，则电压差从1.1mV增加而变成I lmV。此时，控制电路20通过上述的控制，像图2 (a)所示的那样，使接通电阻Rds4为0.01 Ω、寄生电容Cgd4为lOOOOpF的P型MOS晶体管PM4进行接通动作，P型MOS晶体管PMl?PM3不进行接通动作。
[0039]下面，说明开关电路从接通切换成断开的动作。
[0040]图4 (a)是示出一实施方式的开关电路从图2 (a)的状态(接通)切换成断开时的控制信号VCT和输出电压VOUT的图，图4 (b)是示出开关电路从图2 (b)的状态(接通)切换成断开时的控制信号VCT和输出电压VOUT的图。
[0041]在图2 (a)的状态下，进行接通动作的P型MOS晶体管PM4的寄生电容Cgd4为lOOOOpF，所以接通时对寄生电容充电的电荷比图2 (b)的状态多。
[0042]但是，像图4 Ca)所示的那样，在时刻tl控制信号VCT从OV变成5V，开关电路从接通切换成断开时，负载的阻抗降低，输出电流1UT约为1A，所以即使充电的电荷变多，电荷脱离到负载的时间也短。因此，即使栅极电压VG4从OV变成5V，输出电压VOUT也不会在栅极电压VG4 (5V)上增加寄生电容Cgd4的两端的电压，在时刻tl以后从5V减少到0V。即，可以在断开时抑制输出电压VOUT的增加。
[0043]另外，未进行接通动作的P型MOS晶体管PMl?PM3的栅极电压VGl?VG3在时刻tl的前后保持5V不变，寄生电容Cgdl?Cgd3几乎不被充电，所以不用担心寄生电容Cgdl?Cgd3使输出电压VOUT增加。
[0044]在图2 (b)的状态下，进行接通动作的P型MOS晶体管PMl的寄生电容Cgdl为10pF，所以接通时对寄生电容充电的电荷比图2 Ca)的状态少。
[0045]因此，像图4 (b)所示的那样，在时刻tl开关电路从接通切换成断开时，即使负载的阻抗高，输出电流1UT为ImA左右，所充电的电荷脱离到负载的时间也短，与图4 (a)的场合同等。因此，即使栅极电压VGl从OV变成5V，输出电压VOUT也不会在栅极电压VGl(5V)上增加寄生电容Cgdl的两端的电压，在时刻tl以后，输出电压VOUT花费比图4 (a)的情况更长的时间从5V单调减少到0V。S卩，可以在断开时抑制输出电压VOUT的增加。
[0046]相对于此，与本实施方式不同，在无论输出电流1UT如何都只用I个P型MOS晶体管的比较例的开关电路中，由于与输出电流1UT约为IA的情况相对应，所以需要使用与本实施方式的P型MOS晶体管ΡΜ4同等的接通电阻低、寄生电容大的P型MOS晶体管。因此，在负载的阻抗高、输出电流1UT小的情况下，接通时对寄生电容充电的电荷比本实施方式多。因此，所充电的电荷在断开时脱离到负载的时间比本实施方式长。因此，像图4 (b)的虚线所示的那样，输出电压VOUT瞬态地在栅极电压(5V)上增加寄生电容的两端的电压，所以与输入电压VIN (5V)相比有增加。
[0047]这样，根据本实施方式，控制电路20控制是否使P型MOS晶体管中的每一个进行接通动作，以使得输出电流1UT越减少，进行接通动作的P型MOS晶体管各自的寄生电容的总和越减少，且输出电流1UT越增加，进行接通动作的P型MOS晶体管各自的寄生电容的总和越增加。由此，可以使得输出电流1UT越减少，对进行接通动作的P型MOS晶体管的寄生电容充电的电荷就越减少。因此，即使在输出电流1UT小时，所充电的电荷在断开时脱离到负载的时间也不可能变长。因此，无论负载的状态(阻抗)如何都能够在开关电路从接通切换成断开时抑制输出电压VOUT的增加。
[0048]另外，P型MOS晶体管的数量越多，可以根据输出电流1UT越精细地控制寄生电容，所以可以更加有效地抑制输出电压VOUT的增加。
[0049](变形例)
[0050]只要是像上述那样，输出电流1UT越减少，进行接通动作的P型MOS晶体管各自的寄生电容的总和越减少，且输出电流1UT越增加，进行接通动作的P型MOS晶体管各自的寄生电容的总和越增加，则控制电路20也可以使多个P型MOS晶体管进行接通动作。例如，控制电路20也可以是进行如下控制:输出电流1UT越减少，使进行接通动作的P型MOS晶体管的数量越减少；输出电流1UT越增加，使进行接通动作的P型MOS晶体管的数量越增加。
[0051]S卩，在图2(a)、(b)的例子中，也可以在输出电流1UT为ImA时使P型MOS晶体管PMl进行接通动作，在输出电流1UT为1mA时使两个P型MOS晶体管PM1、PM2进行接通动作。此时，进行接通动作的P型MOS晶体管PM1、PM2各自的寄生电容Cgdl、Cgd2的总和是IlOpF0另外，也可以在输出电流1UT为10mA时使3个P型MOS晶体管PMl?PM3进行接通动作。此时，进行接通动作的P型MOS晶体管PMl?PM3各自的寄生电容Cgdl?Cgd3的总和是lllOpF。另外，也可以在输出电流1UT为IA时使4个P型MOS晶体管PMl?PM4进行接通动作。此时，进行接通动作的P型MOS晶体管PMl?PM4各自的寄生电容Cgdl?Cgd4的总和是llllOpF。
[0052]另外，控制电路20也可以在控制信号VCT从5V切换成OV时使多个P型MOS晶体管PMl?PMn进行接通动作。
[0053]另外，控制电路20也可以在控制信号VCT从5V切换成OV时，像图2 (b)所示的那样，使接通电阻Rdsl最大、寄生电容Cgdl最小的P型MOS晶体管PMl进行接通动作，P型MOS晶体管PM2?PM4不进行接通动作。
[0054]另外，也可以使各P型MOS晶体管的接通电阻相等且各P型MOS晶体管的栅极和漏极之间的寄生电容相等。即，各P型MOS晶体管的尺寸也可以相等。此时也是，控制电路20只要是控制成输出电流1UT越减少则进行接通动作的P型MOS晶体管的数量越减少，输出电流1UT越增加则进行接通动作的P型MOS晶体管的数量越增加即可。
[0055]而且，也可以取代P型MOS晶体管PMl?PMn而使用IGBT等的其它开关元件。
[0056]另外，检测电路10也可以除了检测输出电流1UT以外还检测输出电压V0UT，并基于它们检测负载的阻抗。
[0057]利用这些变形例也可以取得与上述实施方式同样的效果。
[0058]根据以上说明的实施方式，通过包括多个P型MOS晶体管PMl?PMn和控制电路20，无论负载的状态如何都可以在开关电路从接通切换成断开时抑制输出电压VOUT的增加。
[0059]虽然说明了本发明的几个实施方式，但这些实施方式都是作为例子提出的，并非用来限定本发明的范围。这些新的实施方式可以以其它的各种方式实施，在不脱离发明的主要构思的范围内，可以进行各种省略、替换、变更。这些实施方式及其变形都包含在发明的范围和主要构思内，且包含在权利要求书记载的发明及其等同的范围内。
【权利要求】
1.一种开关电路，其特征在于，包括: 多个开关元件，分别具有:与共用的输入节点连接的第一电极、与共用的输出节点连接的第二电极、和切换是否进行在上述第一电极和上述第二电极之间流动电流的接通动作的控制电极； 检测电路，检测从上述输出节点向外部的负载流动的输出电流；以及控制电路，在从外部供给的控制信号为预定的逻辑值时使上述多个开关元件中的至少某一个进行接通动作，控制是否使上述多个开关元件中的每一个进行接通动作，以使得上述输出电流越减少，进行接通动作的开关元件各自的上述控制电极和上述第二电极之间的寄生电容的总和就越减少。
2.如权利要求1所述的开关电路，其特征在于: 在上述控制信号不是上述预定的逻辑值时上述控制电路不使上述多个开关元件进行接通动作。
3.如权利要求1或2所述的开关电路，其特征在于: 上述控制电路控制是否使上述多个开关元件中的每一个进行接通动作，以使得上述输出电流越增加，进行接通动作的开关元件各自的上述寄生电容的总和越增加。
4.如权利要求1或2所述的开关电路，其特征在于: 上述各开关元件是P型MOS晶体管； 上述第一电极是上述P型MOS晶体管的源极； 上述第二电极是上述P型MOS晶体管的漏极； 上述控制电极是上述P型MOS晶体管的栅极。
5.如权利要求4所述的开关电路，其特征在于: 上述多个P型MOS晶体管的接通电阻互不相同， 上述多个P型MOS晶体管的上述寄生电容互不相同， 同时上述控制电路使I个上述P型MOS晶体管进行接通动作。
6.如权利要求1或2所述的开关电路，其特征在于: 上述检测电路检测与上述输出电流对应的检测值，上述检测值是上述输入节点的输入电压与上述输出节点的输出电压的电压差； 上述控制电路控制是否使上述多个开关元件中的每一个进行接通动作，以使得每当上述电压差减少而与预先确定的第一规定值相等时，进行接通动作的开关元件各自的上述寄生电容的总和减少，并且控制是否使上述多个开关元件中的每一个进行接通动作，以使得每当上述电压差增加而与比上述第一规定值大的预先确定的第二规定值相等时，进行接通动作的开关元件各自的上述寄生电容的总和增加。
【文档编号】H03K17/08GK104426509SQ201410042735
【公开日】2015年3月18日 申请日期:2014年1月29日 优先权日:2013年8月29日
【发明者】庄司正嗣, 金丸贤二, 高桥正好 申请人:株式会社东芝
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1