一种低硬件复杂度的rs译码器的制造方法
【专利摘要】本发明公开一种低硬件复杂度的RS译码器，其首先存储接收到的码字；利用Horner准则计算出码字的伴随式多项式的系数，并用于时分实现钱搜索功能，确定错误位置；根据伴随式多项式的系数通过分解的无逆Berlekamp-Massey算法迭代计算错误位置多项式的系数，根据伴随式多项式以及错误位置多项式时分实现错误估值多项式的计算；计算错误位置上的错误值；根据的错误位置及错误值，纠正同步FIFO中对应的码字。本发明根据分解形式的iBM算法，在迭代求解错误位置多项式时消除了求逆运算，同时通过分解进行迭代，减少了有限域乘法器的个数，降低了硬件复杂度，很大程度上节省了硬件资源，降低了译码器芯片的面积与功耗。
【专利说明】一种低硬件复杂度的RS译码器
【技术领域】
[0001] 本发明涉及通信信道编码译码【技术领域】，更具体地，涉及一种低硬件复杂度的RS 译码器。
【背景技术】
[0002] RS码是一类具有很强纠错能力的非二进制的BCH(Bose Chaudhuri Hocquenghem) 码，它是由里德（Reed)和索洛蒙（Solomon)在1960年应用MS(Mattson-Solomon)多项式 构造出来的。RS码能够有效地纠正随机符号错误和随机突发错误，是最常见的信道编码方 案之一，被广泛应用于各种通信和数据存储系统中以便进行差错控制。
[0003] RS码是基于有限域GF(2m)进行构造的，也就是RS码中的每个符号都是GF(2m)中 的元素，符号之间的运算操作按照有限域运算法则进行。一般使用RS(n，n-2t)来表示一种 RS码，η表示编码后的符号个数，n-2t表示编码前的信息符号数，t表示能纠的错误符号个 数。
[0004] 传统的RS译码器如图1所示，一般包括下面五个步骤：
[0005] (1)根据接收到的码字多项式来计算伴随式；
[0006] (2)根据伴随式采用BM算法或者Euclid算法来计算出错误位置多项式；
[0007] (3)利用钱搜索来求出错误位置多项式的根，由此确定错误位置；
[0008] (4)利用福尼算法求出在错误位置上对应的错误值；
[0009] (5)利用已知的错误位置和相应的错误值纠正接收到的码字中的错误。
[0010] 因此，传统的RS译码器包括：同步FIFO、伴随式多项式计算模块、错误位置多项式 计算模块、钱搜索模块、福尼算法模块和码字纠错模块。由于BM算法中存在有限域的求逆 运算，Euclid算法中存在多项式的除法运算，这两种运算均会消耗大量的硬件资源而且运 算速度慢，不能满足现代无线通信系统低成本或者高速率的要求，对传统的RS译码器进行 改进与优化显得尤为重要。
【发明内容】
[0011] 针对以上的不足，本发明的目的是提供一种低硬件复杂度的RS译码器，对传统的 RS译码器进行改进与优化，从而降低RS译码器的硬件复杂度，进一步减少芯片的面积和功 耗，降低成本。
[0012] 为了实现这一目的，本发明提供了一种低硬件复杂度的RS译码器，包括：
[0013] 同步FIFO,用于存储接收到的码字；
[0014] 伴随式多项式计算/钱搜索多功能模块，通过接收到的码字利用Horner准则计算 出伴随式多项式的系数，并用于时分实现钱搜索功能，确定错误位置；
[0015] 错误位置多项式/错误估值多项式计算模块，根据伴随式多项式的系数通过分解 的无逆Berlekamp-Massey (DiBM)算法迭代计算错误位置多项式的系数，并根据伴随式多 项式以及错误位置多项式时分实现错误估值多项式的计算；
[0016] 错误值计算模块，采用福尼算法计算错误位置上的错误值；
[0017] 码字纠错模块，用于根据错误位置及错误值，纠正同步FIFO中对应的码字。
[0018] 更进一步的，伴随式多项式计算/钱搜索多功能模块包括t个第一计算单元和t 个第二计算单元，其中第一计算单元的结构如下，包括：
[0019] 第一多路复用器M1，第一多路复用器Ml的三个输入分别为接收到的码字rp、0和 Λ ,，其中Λ q是错误位置多项式/错误估值多项式计算模块输出的错误位置多项式系数，其 输出则送入第一有限域加法器；P为〇到n-1中的数字，q为1到t中的数字；
[0020] 第一有限域乘法器，第一有限域乘法器的两个输入分别为α ?和第二多路复用器 M2的输出，其输出则送入第一有限域加法器；
[0021] 第一有限域加法器，第一有限域加法器的两个输入分别为第一多路复用器Ml的 输出和第一有限域乘法器的输出，其输出则送入Di寄存器；
[0022] 第二多路复用器M2,第二多路复用器M2的两个输入分别为0和Di寄存器的输出， 其输出则送入第一有限域乘法器；
[0023] Di寄存器，Di寄存器的输入为第一有限域加法器的输出，而其输出则送入第二有 限域加法器；
[0024] 第三多路复用器M3,第三多路复用器M3的两个输入分别为0和上一个第一计算单 元中第二有限域加法器的输出，其输出则送入第二有限域加法器；
[0025] 第二有限域加法器，第二有限域加法器的两个输入分别为Di寄存器的输出和第三 多路复用器M3的输出，其输出则送入下一个第一计算单元中第二多路复用器M2 ;
[0026] 第二计算单元的结构如下，包括：
[0027] 第四多路复用器M4,其两个输入分别为接收到的码字1^和0,其输出则送入第三 有限域加法器；
[0028] 第二有限域乘法器，其两个输入分别为am和第五多路复用器M5的输出，其输出 则送入第三有限域加法器；m为t+Ι到2t的数字；
[0029] 第三有限域加法器，其两个输入分别为第四多路复用器M4的输出和第二有限域 乘法器的输出，其输出则送入D 2寄存器；
[0030] 第五多路复用器M5,其两个输入分别为0和D2寄存器的输出，其输出则送入第二 有限域乘法器；
[0031] D2寄存器，其输入为第三有限域加法器的输出，其输出则送入第五多路复用器 M5 ；
[0032] η表示译码器的输入符号个数，t表示译码器的能纠的错误符号个数。
[0033] 更进一步的，错误位置多项式/错误估值多项式计算模块具体包括：
[0034] 多个多路复用器，用于选择对应的输入来计算错误位置多项式或错误估值多项 式；
[0035] 多组寄存器，用于存储DiBM算法迭代过程中的各类数值以及伴随式多项式的前t 个系数；
[0036] 3个有限域乘法器，用于DiBM算法迭代过程中的乘法运算、错误估值多项式计算 中错误位置多项式与伴随式多项式的系数的乘法运算以及错误位置多项式和错误估值多 项式求错误值过程中的乘法运算；
[0037] 2个有限域加法器，用于DiBM算法迭代过程中的加法运算以及错误估值多项式计 算中错误位置多项式与伴随式多项式的系数的乘积的加法运算。
[0038] 更进一步的，多个多路复用器包括：
[0039] 第六多路复用器M6,其两个输入分别为伴随式多项式的系数Sk+3和第十五多路 复用器M15的输出，其输出则送入第三有限域乘法器；k为0到2t_l的数字，j为0到t的 数字；
[0040] 第七多路复用器M7,其t-ι个输入分别为D4寄存器的输出和DiBM算法迭代完成 后的错误位置多项式Λ (X)的系数Λ2, Λ3，…，At_i，其输出则送入第三有限域乘法器；
[0041] 第八多路复用器M8,其两个输入分别为Λ (X)的t+Ι个系数寄存器的输出和T(x) 的t+1个系数寄存器的输出，其输出则送入Τ(χ)的t+1个系数寄存器；
[0042] 第九多路复用器M9,其两个输入分别为D3寄存器的输出和第五有限域加法器的输 出，其输出则送入第四有限域加法器；
[0043] 第十多路复用器M10,其两个输入分别为DiBM算法迭代完成后的错误位置多项式 Λ (X)的系数Ai和T(x)的t+Ι个系数寄存器的输出，其输出则送入第四有限域乘法器；
[0044] 第^^一多路复用器M11，其两个输入分别为存储St，…，S2, Si的t个线性移位寄存 器中的第二个寄存器的输出和D5寄存器的输出，其输出则送入第四有限域乘法器；
[0045] 第十二多路复用器M12,其三个输入分别为错误位置多项式Λ (X)的形式导数 Λ ' (X)的逆1/Λ ' (ap)、DiBM算法迭代完成后的错误位置多项式Λ (X)的系数Λ。和 Λ (X)的t+Ι个系数寄存器的输出，其输出则送入第五有限域乘法器；
[0046] 第十三多路复用器M13,其三个输入分别为错误估值多项式Ω (X)的值Ω (αρ)、 存储St、…、S2、Si的t个线性移位寄存器中的第一个寄存器的输出和D 6寄存器的输出，其 输出则送入第五有限域乘法器；
[0047] 第十四多路复用器M14,其两个输入分别为D5寄存器的输出和D6寄存器的输出， 其输出则送入％寄存器；
[0048] 第十五多路复用器M15,其t-2个输入分别为存储St，…，S2, Si的t个线性移位寄 存器中的第三个寄存器至第t个寄存器的输出，其输出则送入第六多路复用器M6 ;
[0049] 多组寄存器包括：
[0050] Λ (X)的t+Ι个系数寄存器，其输入为D4寄存器的输出，其输出则送入第八多路复 用器M8和第十二多路复用器M12 ;用于存储DiBM算法迭代过程中错误位置多项式Λ (X)的 系数；
[0051] Τ(χ)的t+Ι个系数寄存器，其输入为第八多路复用器Μ8的输出，其输出则送入第 八多路复用器M8和第十多路复用器M10 ;用于存储DiBM算法迭代过程中辅助多项式T (X) 的系数；
[0052] 存储St，…，S2, Si的t个线性移位寄存器，其输入为伴随式多项式计算/钱搜索多 功能模块输出的伴随SSi，S2，…，S t，其输出则送入第i^一多路复用器Mil、第十三多路复用 器M13和第十五多路复用器M15 ;用于存储移位串行输入的Sp S2，…，St ;
[0053] D3寄存器，其输入为第四有限域加法器的输出，其输出则送入第九多路复用器M9 ; 用于存储DiBM算法迭代过程中第k次迭代过程中多项式增量Λ (k+1)的部分和Δ^；11。
[0054] D4寄存器，其输入为第五有限域加法器的输出，其输出则送入Λ (X)的t+Ι个系数 寄存器和第七多路复用器M7 ;用于存储DiBM算法迭代过程中第k次迭代中错误位置多项 式A(k)(x)的系数Λ=。
[0055] D5寄存器，其输入为第四有限域加法器的输出，其输出则送入第十一多路复用器 Mil和第十四多路复用器M14 ;用于存储DiBM算法迭代过程中第k-Ι次迭代过程中的多项 式增量Δ (k)。
[0056] D6寄存器，其输入为第十四多路复用器M14的输出，其输出则送入第十三多路复用 器M13和第十四多路复用器M14 ;用于保持或更新DiBM算法迭代过程中的多项式增量。
[0057] D7寄存器，其输入为第四有限域加法器的输出，其输出则为错误估值多项式Ω (X) 的系数，…，;用于缓存错误估值多项式Ω (X)的系数；
[0058] D8寄存器，其输入为第五有限域乘法器的输出，其输出则为错误值；用于缓存错误 位置上的错误值；
[0059] 3个有限域乘法器包括：
[0060] 第三有限域乘法器，其两个输入分别为第六多路复用器M6的输出和第七多路复 用器M7的输出，其输出则送入第四有限域加法器；
[0061] 第四有限域乘法器，其两个输入分别为第十多路复用器M10的输出和第十一多路 复用器Mil的输出，其输出则送入第五有限域加法器；
[0062] 第五有限域乘法器，其两个输入分别为第十二多路复用器M12的输出和第十三多 路复用器M13的输出，其输出则送入第五有限域加法器；
[0063] 2个有限域加法器包括：
[0064] 第四有限域加法器，其两个输入分别为第九多路复用器M9的输出和第三有限域 乘法器的输出，其输出则送入D 3寄存器、D5寄存器和D7寄存器；
[0065] 第五有限域加法器，其两个输入分别为第四有限域乘法器的输出和第五有限域乘 法器的输出，其输出则送入D 4寄存器和第九多路复用器M9。
[0066] 更进一步的，当伴随式多项式计算/钱搜索多功能模块实现伴随式多项式的计算 时，完成以下操作：第一多路复用器Ml选择r p作为输入，第二多路复用器M2选择Di寄存器 的输出作为输入，第三多路复用器M3选择0作为输入，第四复用器M4选择r p作为输入，第 五复用器M5选择D2寄存器的输出作为输入，进行迭代计算：设每个时钟周期输入一个接收 到的码字r p，计算伴随式往往采用Horner准则：
[0067] Sx = ((··· a^-^+r^a^ro, 1 = 1, 2, ···, 2t,
[0068] 则Di寄存器与D2寄存器中的值经第一有限域乘法器乘以α 1后再通过第一有限 域加法器与rp进行相加，相加的结果存入到Di寄存器与D 2寄存器中，重复上述过程，直到 A输入后，这时Di寄存器与仏寄存器中的值即为伴随式多项式各项的系数。
[0069] 6、根据权利要求2的低硬件复杂度的RS译码器，其特征在于，当伴随式多项式计 算/钱搜索多功能模块实现钱搜索功能时，完成以下操作：先通过第一多路复用器Ml把 系数存入Di寄存器，然后选择第一多路复用器Ml的输入为0,第二多路复用器M2选择Di寄 存器的输出作为输入，第三多路复用器M3选择上一个第一计算单元中的第二有限域加法 器的输出作为输入，每个时钟周期不断迭代乘以α %当错误指示为1时，即找到错误位置。
[0070] 7、根据权利要求3的低硬件复杂度的RS译码器，其特征在于，错误位置多项式 /错误估值多项式计算模块在进行错误估值多项式的计算时，完成以下操作：存储St，… ，S2, Si的t个线性移位寄存器初始化为0,第十三多路复用器M13选择存储St，···，S2, Si的t 个线性移位寄存器中的第一个寄存器的输出作为输入，第十二多路复用器M12选择错误位 置多项式Λ (X)的系数Λ ^作为输入，第^^一多路复用器Mil选择存储的七个 线性移位寄存器中的第二个寄存器的输出作为输入，第十多路复用器M10选择错误位置多 项式Λ (X)的系数Λ "乍为输入，第九多路复用器M9选择第五有限域加法器的输出作为输 入，第七多路复用器Μ7选择错误位置多项式Λ (X)的系数人2作为输入，第六多路复用器Μ6 选择第十五多路复用器Μ15的输出作为输入，第十五多路复用器Μ15选择存储S t,…，S2, Si 的t个线性移位寄存器中的第三个寄存器的输出作为输入；然后每t-2个时钟周期逐项移 入一个伴随式多项式的系数Si，移入&后的t-3个时钟周期里第十五多路复用器M15每个 时钟周期选择存储S t，…，S2, Si的t个线性移位寄存器中的下一个寄存器的输出作为输入， 即由第四个到第t个，第七多路复用器M7每个时钟周期选择错误位置多项式Λ (X)的下一 位系数作为输入，即由人3到At_i，第九多路复用器Μ9则选择D 3寄存器的输出作为输入， t-3个时钟周期后完成错误估值多项式Ω (X)中的一个系数的计算；重复上述过程，当Sp S2、…、St全部输入完毕，便可完成错误估值多项式Ω (X)中的t个系数Ωρ 、…、 的计算，Ω。、、…、将依次由〇7寄存器输出。
[0071] 本发明由于采用了上述技术方案，具有这样的有益效果：
[0072] (1)伴随式多项式计算/钱搜索多功能模块使用同样的硬件通过时分复用的方法 完成了伴随式多项式系数的计算以及钱搜索的功能，显著地节省了硬件资源；
[0073] (2)在错误位置多项式/错误估值多项式计算模块中，采用DiBM算法迭代求解错 误位置多项式时消除了求逆运算，与iBM算法相比，大量减少了有限域乘法器，降低了硬件 复杂度，并且利用DiBM算法中的有限域乘法器时分实现了错误估值多项式的计算，即只使 用了 3个有限域乘法器便完成了错误位置多项式与错误估值多项式的计算，明显地降低了 译码器芯片的面积与功耗。
【专利附图】
【附图说明】
[0074] 图1为传统的RS译码器的结构框图。
[0075] 图2为本发明的低硬件复杂度的RS译码器的结构框图。
[0076] 图3为本发明的伴随式多项式计算/钱搜索多功能模块的电路结构示意图。
[0077] 图4为伴随式多项式计算/钱搜索多功能模块中的第一计算单元的结构示意图。
[0078] 图5为伴随式多项式计算/钱搜索多功能模块中的第二计算单元的结构示意图。
[0079] 图6为iBM算法的流程图。
[0080] 图7为DiBM算法迭代过程中Λ (k) (X)与Λ (k+1)的数据更新示意图。
[0081] 图8为错误位置多项式/错误估值多项式计算模块的电路结构示意图。
[0082] 图9为计算1/Λ ' (αρ)的电路结构框图。
[0083] 图10为计算Ω ( α ρ)的电路结构框图。
【具体实施方式】
[0084] 下面结合附图对本发明的【具体实施方式】进一步说明：
[0085] 本发明所述的低硬件复杂度的RS译码器的结构框图如图2所示，包括同步FIFO、 伴随式多项式计算/钱搜索多功能模块、错误位置多项式/错误估值多项式计算模块、福尼 算法模块和码字纠错模块。其中，伴随式多项式计算/钱搜索多功能模块使用同样的硬件 通过时分复用的方法完成了伴随式多项式系数的计算以及钱搜索的功能，显著地节省了硬 件资源；在错误位置多项式/错误估值多项式计算模块中，采用DiBM算法迭代求解错误位 置多项式时消除了求逆运算，与iBM算法相比，大量减少了有限域乘法器，降低了硬件复杂 度，并且利用DiBM算法中的有限域乘法器时分实现了错误估值多项式的计算，即只使用了 3个有限域乘法器便完成了错误位置多项式与错误估值多项式的计算，明显地降低了译码 器芯片的面积与功耗。
[0086] 设接收到的码字多项式为：
[0087]
【权利要求】
1. 一种低硬件复杂度的RS译码器，其特征在于，包括： 同步FIFO,用于存储接收到的码字； 伴随式多项式计算/钱搜索多功能模块，通过接收到的码字利用Horner准则计算出伴 随式多项式的系数，并用于时分实现钱搜索功能，确定错误位置； 错误位置多项式/错误估值多项式计算模块，根据伴随式多项式的系数通过DiBM算法 迭代计算错误位置多项式的系数，并根据伴随式多项式以及错误位置多项式时分实现错误 估值多项式的计算； 错误值计算模块，采用福尼算法计算错误位置上的错误值； 码字纠错模块，用于根据错误位置及错误值，纠正同步FIFO中对应的码字。
2. 根据权利要求1所述的低硬件复杂度的RS译码器，其特征在于，伴随式多项式计算 /钱搜索多功能模块包括t个第一计算单元和t个第二计算单元，其中第一计算单元的结构 如下，包括： 第一多路复用器M1，第一多路复用器Ml的三个输入分别为接收到的码字rp、0和Aq， 其中Λ q是错误位置多项式/错误估值多项式计算模块输出的错误位置多项式系数，其输 出则送入第一有限域加法器；P为〇到n-1中的数字，q为1到t中的数字； 第一有限域乘法器，第一有限域乘法器的两个输入分别为和第二多路复用器M2的 输出，其输出则送入第一有限域加法器； 第一有限域加法器，第一有限域加法器的两个输入分别为第一多路复用器Ml的输出 和第一有限域乘法器的输出，其输出则送入Di寄存器； 第二多路复用器M2,第二多路复用器M2的两个输入分别为0和Di寄存器的输出，其输 出则送入第一有限域乘法器； Di寄存器，Di寄存器的输入为第一有限域加法器的输出，而其输出则送入第二有限域 加法器； 第三多路复用器M3,第三多路复用器M3的两个输入分别为0和上一个第一计算单元中 第二有限域加法器的输出，其输出则送入第二有限域加法器； 第二有限域加法器，第二有限域加法器的两个输入分别为Di寄存器的输出和第三多路 复用器M3的输出，其输出则送入下一个第一计算单元中第二多路复用器M2 ; 第二计算单元的结构如下，包括： 第四多路复用器M4,其两个输入分别为接收到的码字1^和0,其输出则送入第三有限 域加法器； 第二有限域乘法器，其两个输入分别为am和第五多路复用器M5的输出，其输出则送 入第三有限域加法器；m为t+Ι到2t的数字； 第三有限域加法器，其两个输入分别为第四多路复用器M4的输出和第二有限域乘法 器的输出，其输出则送入D2寄存器； 第五多路复用器M5,其两个输入分别为0和仏寄存器的输出，其输出则送入第二有限 域乘法器； D2寄存器，其输入为第三有限域加法器的输出，其输出则送入第五多路复用器M5 ; η表示译码器的输入符号个数，t表示译码器的能纠的错误符号个数。
3. 根据权利要求2所述的低硬件复杂度的RS译码器，其特征在于，错误位置多项式/ 错误估值多项式计算模块具体包括： 多个多路复用器，用于选择对应的输入来计算错误位置多项式或错误估值多项式； 多组寄存器，用于存储DiBM算法迭代过程中的各类数值以及伴随式多项式的前t个系 数； 3个有限域乘法器，用于DiBM算法迭代过程中的乘法运算、错误估值多项式计算中错 误位置多项式与伴随式多项式的系数的乘法运算以及错误位置多项式和错误估值多项式 求错误值过程中的乘法运算； 2个有限域加法器，用于DiBM算法迭代过程中的加法运算以及错误估值多项式计算中 错误位置多项式与伴随式多项式的系数的乘积的加法运算。
4.根据权利要求3所述的低硬件复杂度的RS译码器，其特征在于，多个多路复用器包 括： 第六多路复用器M6,其两个输入分别为伴随式多项式的系数Sky+3和第十五多路复用 器M15的输出，其输出则送入第三有限域乘法器；k为0到2t-l的数字，j为0到t的数字； 第七多路复用器M7,其t-Ι个输入分别为D 4寄存器的输出和DiBM算法迭代完成后的 错误位置多项式Λ (X)的系数Λ2, Λ3，…，At_i，其输出则送入第三有限域乘法器； 第八多路复用器M8,其两个输入分别为Λ (X)的t+Ι个系数寄存器的输出和T(x)的 t+Ι个系数寄存器的输出，其输出则送入Τ(χ)的t+Ι个系数寄存器； 第九多路复用器M9,其两个输入分别为D3寄存器的输出和第五有限域加法器的输出， 其输出则送入第四有限域加法器； 第十多路复用器M10,其两个输入分别为DiBM算法迭代完成后的错误位置多项式 Λ (X)的系数Ai和T(x)的t+Ι个系数寄存器的输出，其输出则送入第四有限域乘法器； 第i^一多路复用器Mil，其两个输入分别为存储S t，…，S2, Si的t个线性移位寄存器中 的第二个寄存器的输出和D5寄存器的输出，其输出则送入第四有限域乘法器； 第十二多路复用器M12,其三个输入分别为错误位置多项式Λ (X)的形式导数Λ ' (X) 的逆1/Λ ' (ap)、DiBM算法迭代完成后的错误位置多项式Λ (X)的系数Λ。和Λ (X)的 t+Ι个系数寄存器的输出，其输出则送入第五有限域乘法器； 第十三多路复用器M13,其三个输入分别为错误估值多项式Ω (X)的值Ω (αρ)、存储 St、…、S2、Si的t个线性移位寄存器中的第一个寄存器的输出和D6寄存器的输出，其输出 则送入第五有限域乘法器； 第十四多路复用器M14,其两个输入分别为D5寄存器的输出和％寄存器的输出，其输 出则送入％寄存器； 第十五多路复用器M15,其t-2个输入分别为存储St，…，S2, Si的t个线性移位寄存器 中的第三个寄存器至第t个寄存器的输出，其输出则送入第六多路复用器M6 ; 多组寄存器包括： Λ (X)的t+Ι个系数寄存器，其输入为D4寄存器的输出，其输出则送入第八多路复用器 M8和第十二多路复用器M12;用于存储DiBM算法迭代过程中错误位置多项式Λ (X)的系 数； Τ(χ)的t+Ι个系数寄存器，其输入为第八多路复用器Μ8的输出，其输出则送入第八多 路复用器M8和第十多路复用器M10 ;用于存储DiBM算法迭代过程中辅助多项式T (X)的系 数； 存储St，…，S2, Si的t个线性移位寄存器，其输入为伴随式多项式计算/钱搜索多功 能模块输出的伴随式Sp S2,…，St，其输出则送入第^ 多路复用器Mil、第十三多路复用器 M13和第十五多路复用器M15 ;用于存储移位串行输入的Sp S2，…，St ; D3寄存器，其输入为第四有限域加法器的输出，其输出则送入第九多路复用器M9;用于 存储DiBM算法迭代过程中第k次迭代过程中多项式增量Λ (k+1)的部分和。 D4寄存器，其输入为第五有限域加法器的输出，其输出则送入Λ (X)的t+Ι个系数寄 存器和第七多路复用器M7 ;用于存储DiBM算法迭代过程中第k次迭代中错误位置多项式 A(k)(x)的系数:Af,。 D5寄存器，其输入为第四有限域加法器的输出，其输出则送入第十一多路复用器Ml 1和 第十四多路复用器M14 ;用于存储DiBM算法迭代过程中第k-Ι次迭代过程中的多项式增量 A(k)。 D6寄存器，其输入为第十四多路复用器Μ14的输出，其输出则送入第十三多路复用器 M13和第十四多路复用器M14;用于保持或更新DiBM算法迭代过程中的多项式增量。 D7寄存器，其输入为第四有限域加法器的输出，其输出则为错误估值多项式Ω (X)的系 数Ω& ，…，;用于缓存错误估值多项式Ω (X)的系数； D8寄存器，其输入为第五有限域乘法器的输出，其输出则为错误值；用于缓存错误位置 上的错误值； 3个有限域乘法器包括： 第三有限域乘法器，其两个输入分别为第六多路复用器M6的输出和第七多路复用器 M7的输出，其输出则送入第四有限域加法器； 第四有限域乘法器，其两个输入分别为第十多路复用器M10的输出和第十一多路复用 器Mil的输出，其输出则送入第五有限域加法器； 第五有限域乘法器，其两个输入分别为第十二多路复用器M12的输出和第十三多路复 用器M13的输出，其输出则送入第五有限域加法器； 2个有限域加法器包括： 第四有限域加法器，其两个输入分别为第九多路复用器M9的输出和第三有限域乘法 器的输出，其输出则送入D3寄存器、D5寄存器和D7寄存器； 第五有限域加法器，其两个输入分别为第四有限域乘法器的输出和第五有限域乘法器 的输出，其输出则送入D4寄存器和第九多路复用器M9。
5.根据权利要求2所述的低硬件复杂度的RS译码器，其特征在于，当伴随式多项式计 算/钱搜索多功能模块实现伴随式多项式的计算时，完成以下操作：第一多路复用器Ml选 择rp作为输入，第二多路复用器M2选择Di寄存器的输出作为输入，第三多路复用器M3选 择0作为输入，第四复用器M4选择r p作为输入，第五复用器M5选择D2寄存器的输出作为输 入，进行迭代计算：设每个时钟周期输入一个接收到的码字r p，计算伴随式往往采用Horner 准则： Sx = ((··· (rn_1a1+rn_2)a 1+rn_3)a1+---+r1)a 1+r0, 1 = 1, 2, ···, 2t, 则Di寄存器与D2寄存器中的值经第一有限域乘法器乘以α 1后再通过第一有限域加 法器与rp进行相加，相加的结果存入到Di寄存器与D2寄存器中，重复上述过程，直到Γ(ι输 入后，这时Di寄存器与仏寄存器中的值即为伴随式多项式各项的系数。
6. 根据权利要求2所述的低硬件复杂度的RS译码器，其特征在于，当伴随式多项式计 算/钱搜索多功能模块实现钱搜索功能时，完成以下操作：先通过第一多路复用器Ml把 系数存入Di寄存器，然后选择第一多路复用器Ml的输入为0,第二多路复用器M2选择Di寄 存器的输出作为输入，第三多路复用器M3选择上一个第一计算单元中的第二有限域加法 器的输出作为输入，每个时钟周期不断迭代乘以α %当错误指示为1时，即找到错误位置。
7. 根据权利要求3所述的低硬件复杂度的RS译码器，其特征在于，错误位置多项式 /错误估值多项式计算模块在进行错误估值多项式的计算时，完成以下操作：存储S t，… ，S2, Si的t个线性移位寄存器初始化为0,第十三多路复用器M13选择存储St，…，S2, Si的t 个线性移位寄存器中的第一个寄存器的输出作为输入，第十二多路复用器M12选择错误位 置多项式Λ (X)的系数Λ ^作为输入，第^^一多路复用器Mil选择存储的七个 线性移位寄存器中的第二个寄存器的输出作为输入，第十多路复用器M10选择错误位置多 项式Λ (X)的系数Λ "乍为输入，第九多路复用器M9选择第五有限域加法器的输出作为输 入，第七多路复用器Μ7选择错误位置多项式Λ (X)的系数人2作为输入，第六多路复用器Μ6 选择第十五多路复用器Μ15的输出作为输入，第十五多路复用器Μ15选择存储S t,…，S2, Si 的t个线性移位寄存器中的第三个寄存器的输出作为输入；然后每t-2个时钟周期逐项移 入一个伴随式多项式的系数Si，移入&后的t-3个时钟周期里第十五多路复用器M15每个 时钟周期选择存储S t，…，S2, Si的t个线性移位寄存器中的下一个寄存器的输出作为输入， 即由第四个到第t个，第七多路复用器M7每个时钟周期选择错误位置多项式Λ (X)的下一 位系数作为输入，即由人3到At_i，第九多路复用器Μ9则选择D 3寄存器的输出作为输入， t-3个时钟周期后完成错误估值多项式Ω (X)中的一个系数的计算；重复上述过程，当Sp S2、…、St全部输入完毕，便可完成错误估值多项式Ω (X)中的t个系数Ωρ 、…、 的计算，Ω。、、…、将依次由〇7寄存器输出。
【文档编号】H03M13/15GK104218957SQ201410425755
【公开日】2014年12月17日 申请日期:2014年8月26日 优先权日:2014年8月26日
【发明者】谭洪舟, 黄聪, 钟志铖, 赵钦耀, 曾龙辉, 其他发明人请求不公开姓名 申请人:中山大学, 广州市花都区中山大学国光电子与通信研究院