时脉数据恢复电路的制作方法

时脉数据恢复电路的制作方法
【专利摘要】一种时脉数据恢复电路，通过锁相回路或延迟锁定回路来达成时脉数据恢复的功能。并且所述的时脉数据恢复电路包括控制电压调整模块，此控制电压调整模块耦接至锁相回路或延迟锁定回路中的时脉框选模块，用以调整控制电压于一个预设电压范围中。通过本发明所公开的时脉数据恢复电路，利用控制电压调整模块判断用来控制延迟时间或振荡频率的控制电压是否低于预设电压范围的下限，由此能够避免发生“锁死”状态。
【专利说明】时脉数据恢复电路

【技术领域】
[0001]本发明涉及一种时脉数据恢复电路，尤其涉及一种具有防锁死机制的时脉数据恢复电路。

【背景技术】
[0002]时脉数据恢复电路(Clock and Data Recovery circuit, Q)R)被广泛的应用于各种数据传输相关的装置上。在时脉数据恢复电路中往往通过锁相回路(Phase-LockedLoop, PLL)或是延迟锁定回路(Delay-Locked Loop, DLL)来达成时脉数据恢复的功能。然而，锁相回路或延迟锁定回路在运作上都可能发生“锁死”的状态，从而导致整个时脉数据恢复电路乃至于整个数据传输装置的停摆或错误。因此，如何避免发生“锁死”状态，是一个亟待解决的课题。


【发明内容】

[0003]有鉴于以上的问题，本发明提出一种时脉数据恢复电路，在判断其中的回路锁死时，重置整个时脉数据恢复电路，以试图让其中的回路正常地锁定。
[0004]依据本发明一个或多个实施例所公开的一种时脉数据恢复电路，包括时脉延迟模块、相位检测模块、时脉框选模块与控制电压调整模块。时脉延迟模块用以接收参考时脉并延迟一延迟时间后，产生第一时脉。相位检测模块耦接至时脉延迟模块，用以比较参考时脉与第一时脉间的相位差。时脉框选模块耦接至相位检测模块与时脉延迟模块，依据相位差以产生控制电压，所述控制电压用以控制前述延迟时间。控制电压调整模块耦接至时脉框选模块与时脉延迟模块，用以调整控制电压于一个预设电压范围中。于本发明一实施例中，当控制电压小于预设电压范围的下限时，控制电压调整模块至少提升控制电压至预设电压范围的上限。与本发明另一实施例中，当控制电压大于预设电压范围的上限时，控制电压调整模块至少降低控制电压至预设电压范围的下限。
[0005]依据本发明一个或多个实施例所公开的另一种时脉数据恢复电路，包括振荡模块、相位频率检测模块、时脉框选模块与控制电压调整模块。振荡模块受控于控制电压，以产生第二时脉。相位频率检测模块耦接至振荡模块，用以比较一个参考时脉与第二时脉间的相位差与频率差。时脉框选模块耦接至相位频率检测模块与振荡模块，依据相位差与频率差以产生前述控制电压。控制电压调整模块耦接至时脉框选模块与振荡模块，用以调整控制电压于一个预设电压范围中。其中当控制电压小于预设电压范围的下限时，控制电压调整模块提升控制电压至预设电压范围的上限。
[0006]通过本发明所公开的时脉数据恢复电路，利用控制电压调整模块判断用来控制延迟时间或振荡频率的控制电压是否低于预设电压范围的下限。并且当控制电压低于预设电压范围的下限时，将控制电压提高至预设电压范围的上限，并由此试图让回路重新达到锁定。由此能够避免发生“锁死”状态。
[0007]以上的关于本
【发明内容】
的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的权利要求范围更进一步的解释。

【专利附图】

【附图说明】
[0008]图1是依据本发明一实施例的时脉数据恢复电路功能方块图。
[0009]图2是依据本发明一实施例的时脉延迟模块电路示意图。
[0010]图3是依据本发明一实施例的控制电压调整模块电路示意图。
[0011]图4是依据本发明一实施例的时脉数据恢复电路功能方块图。
[0012]图5是依据本发明一实施例的时脉数据恢复电路中各信号的时序图。
[0013]1、4时脉数据恢复电路
[0014]11时脉延迟模块
[0015]13相位检测模块
[0016]15、45时脉框选模块
[0017]17、47控制电压调整模块
[0018]171开关单元
[0019]173、175比较器
[0020]177锁存器
[0021]178、179、182 反相器
[0022]180、181 与非门
[0023]183晶体管
[0024]185温度补偿单元
[0025]41振荡模块
[0026]43相位频率检测模块
[0027]Gnd接地端
[0028]LOCK锁定信号
[0029]R17电阻
[0030]T1第一时间点
[0031]T2第二时间点
[0032]T3第三时间点
[0033]Vctrl控制电压
[0034]Vdd高电压端点
[0035]Veefh第一参考电压
[0036]Veefl第二参考电压
[0037]Vxlock锁死指示信号
[0038]Vlock锁定指示信号
[0039]Q输出端
[0040]S、R输入端
[0041]model、mode2 模式信号

【具体实施方式】
[0042]以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要求及附图，任何本领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
[0043]关于依据本发明一实施例所公开的一种时脉数据恢复电路(clock-datarecovery circuit, DCR)请参照图1，其是依据本发明一实施例的时脉数据恢复电路功能方块图。如图1所示，时脉数据恢复电路I可以包括时脉延迟模块11、相位检测模块13、时脉框选模块15与控制电压调整模块17。其中相位检测模块13耦接至时脉延迟模块11，时脉框选模块15耦接至相位检测模块13与时脉延迟模块11，控制电压调整模块17耦接至时脉框选模块15与时脉延迟模块11。
[0044]时脉延迟模块11用以接收参考时脉并延迟一延迟时间后，产生第一时脉。实现上，请参照图2，其是依据本发明一实施例的时脉延迟模块电路示意图。如图2所示，时脉延迟模块11可以包含三个串联的压控延迟单元(voltage control delay cell) 111至115。以压控延迟单元111举例来说，压控延迟单元111的传输延迟(propagat1n delay)可以依据一个控制电压而在0.1奈秒(nano-second)与0.5奈秒之间变动。因此时脉延迟模块11可以受控于控制电压，而提供0.3奈秒至1.5奈秒的延迟时间。也就是说，当时脉延迟模块11受控于控制电压而提供1.0奈秒的延迟时间，时脉延迟模块11在接收参考时脉后产生第一时脉，并于1.0奈秒后送出第一时脉。
[0045]相位检测模块13用以比较参考时脉与第一时脉以得到参考时脉与第一时脉之间的相位差。在一种实现方式中，相位检测模块13可以包含一个异或门(exclusive-orgate)，这个异或门的两个输入端分别用来接收参考时脉与第一时脉。而当参考时脉的逻辑电位(logic level)与第一时脉的逻辑电位不同的时候,这个异或门的输出信号的逻辑电位为高，当参考时脉的逻辑电位与第一时脉的逻辑电位相同的时候，这个异或门的输出信号的逻辑电位为低。由此，可以由这个输出信号的逻辑电位为高的时间区间的长短，来判断并计算第一时脉与参考时脉之间的相位差。
[0046]时脉框选模块15依据相位差以产生控制电压，所述控制电压通过耦接至时脉延迟模块11的一个电压节点而传输给时脉延迟模块11，以控制时脉延迟模块11的延迟时间。在一种实施方式中，时脉框选模块15可以包含一个电荷泵(charge pump)与一个回路滤波器(loop filter) 0电荷泵电性连接至相位检测模块13以依据相位差来决定对回路滤波器注入或抽出电荷(电流)的时间长短，回路滤波器因此相应的调整其中的一个电压节点上，要传递给时脉延迟模块11的控制电压。
[0047]控制电压调整模块17用以调整控制电压于一个预设电压范围中。于一个实施例中，当该控制电压小于该预设电压范围的下限时，该控制电压调整模块至少提升该控制电压至该预设电压范围的上限。具体而言，于此实施例中，控制电压调整模块17通过将时脉框选模块15中用来将控制电压传送给时脉延迟模块11的那个电压节点耦接到一个高电压端点来将控制电压提升至预设电压范围的上限。于另一个实施例中，当该控制电压大于该预设电压范围的上限时，该控制电压调整模块至少降低该控制电压至该预设电压范围的下限。具体而言，于此实施例中，控制电压调整模块17通过将时脉框选模块15中用来将控制电压传送给时脉延迟模块11的那个电压节点耦接到一个低电压端点来将控制电压提升至预设电压范围的上限。
[0048]以下以控制电压调整模块17将时脉框选模块15中用来将控制电压传送给时脉延迟模块11的那个电压节点耦接到一个高电压端点，来将控制电压提升至预设电压范围的上限的实施例来举例说明其运作方式。具体来说，请参照图3，其是依据本发明一实施例的控制电压调整模块电路示意图。如图3所示，控制电压调整模块17可以包括开关单元171、比较器173、比较器175与锁存器(latch) 177。其中开关单元171的第一端171a耦接至高电压端点VDD，开关单元171的第二端171b耦接至前述电压节点以用来选择性地在控制电压Vrtri与高电压端点间建立电力路径，使控制电压Vetrt被拉高。比较器173的负输入端连接至前述电压节点，而比较器173的正输入端连接至一个电压源以接收第一参考电压VKEFH。比较器175的正输入端连接至前述电压节点，而比较器175的负输入端连接至一个电压源以接收第二参考电压VKE%。
[0049]比较器173用来比较第一参考电SVkefh与控制电压Vetrit5而比较器175用来比较第二参考电压与控制电压Vrtrt。由此，可以从比较器173与比较器175 —共得到两个比较结果，从这两个比较结果得知控制电压Vetrt的电压值是否介于第一参考电压Vkefh的电压值与第二参考电压的电压值之间。也就是说，如果第一参考电压Vkefh的电压值大于第二参考电压的电压值，则所述的预设电压范围的上限可以是第一参考电压Vkefh而下限可以是第二参考电压VKE%。更明确来说，当控制电压Vrfri大于第一参考电压Vkefh则比较器173的输出电压的逻辑电位为低电压，而同时因为控制电压Vrtrt大于第二参考电压VKE%因此比较器175的输出电压逻辑电位为高电压。当控制电压Vrtri介于第一参考电压Vkefh与第二参考电压V.之间，则比较器173的输出电压的逻辑电位为高电压，而比较器175的输出电压逻辑电位为高电压。当控制电压Vrfrt小于第二参考电压VKE%则比较器173的输出电压的逻辑电位为高电压，而比较器175的输出电压逻辑电位为低电压。因此可以通过两个比较器所输出的电压的逻辑电位，来判断控制电压Vrtrt是否介于两个参考电压之间。
[0050]锁存器(Latch) 177的输入端S接收前述比较器173比较结果，而锁存器177的输入端R接收前述比较器175的比较结果，也就是两个比较器的输出电压的逻辑电位，并且锁存器177的输出端Q耦接至开关单元171的控制端171c。由此，锁存器177根据前述比较器173比较结果与比较器175的比较结果选择性地控制开关单元177的导通与否。于一个具体的实施例中，请一并参照图3与下表一,其中表一是依据本发明一实施例的锁存器的输入输出真值表。
[0051]
SP[Q^
--未定义(不可能发生)
--?
--
--?
[0052]表一
[0053]通过如表一的真值表，如图3所示把锁存器177的输入端S耦接到比较器173的输出端，把锁存器177的输入端R耦接到比较器175的输出端，可以把锁存器177的输出端Q还耦接一个反相器(inverter) 178的输入端，并且把反相器178的输出端耦接至开关单元171的控制端171c。如果当开关单元171如图3所示是一个P型金属氧化物场效晶体管，则当控制电压Vrtri小于第二参考电压V.时，因为反相器178的输出端的逻辑电位会是低电压，所以开关单元171会被导通而在高电压端点Vdd与所述电压节点之间形成电力路径，从而将控制电压Vrfri的电压值拉至与高电压端点Vdd的电压值接近。接着，当控制电压Vctrl的电压值被拉高到稍微大于第一参考电压Vkefh的电压值时,如上述表一可以知道锁存器177的输出端Q的电压电位会是低电压，从而使的反相器178的输出端的逻辑电位会是高电压。因此开关单元171会被截止(cut-off)，因此从高电压端点Vdd到前述电压节点的电力路径被中断，前述电压节点上的控制电压Vrfrt的电压值因此被维持在稍高于第一参考电压Vkefh的电压值，如此一来等于整个时脉数据恢复电路I被重置了。之后当相位检测模块13与时脉框选模块15重新开始依据参考时脉与第一时脉来调整控制电压Vc^1时，控制电压Vrtrl的电压值会被拉低，而介于第一参考电压v_与第二参考电压V.之间，此时依据表一的真值表，因为锁存器177的输出端Q的电压电位会延续前一次的电压电位，所以反相器178的输出端的电压电位会保持在高电压，开关单元171因此在这个“正常锁定范围”内不会被导通。于另一个实施例中，也可以直接把栓锁器177的输出端Q’(未绘示)用来控制前述开关单元171。
[0054]于本发明一实施例中，控制电压调整模块17可以还包括耦接于反相器178的输出端的反相器179、与非门180、与非门181、反相器182、晶体管183与电阻R17。其中与非门180的一个输入端耦接至反相器179的输出端以接收锁定指示信号Vurai,而另一个输入端耦接至一个模式信号model。与非门181的一个输入端耦接至与非门180的输出端，而另一个输入端耦接至一个模式信号mode2。反相器182的输入端耦接至与非门181的输出端，而反相器182的输出端耦接至晶体管183的控制端。晶体管183的一端耦接于接地端Gnd，而晶体管183的另一端与高电压端点Vdd之间耦接了电阻R17,由此来输出锁定信号LOCK。当时脉数据恢复电路I发生锁死，则依据锁定指示信号Vu?、模式信号model与模式信号mode2可以调整锁定信号LOCK，以对外部的装置请求送出较易于锁定的参考时脉。
[0055]于本发明再一实施例中，如图3所示，控制电压调整模块17可以还包括一个用来提供第一参考电压Vkefh与第二参考电压Vkefl的温度补偿单元185。更明确的说，于此实施例中，第一参考电压Vkefh与第二参考电压VKE%不是定值，而会随温度而改变。于一种实现方式中，温度补偿单元185是一个能隙参考电压电路(bandgap reference),其输出电压值与温度的关系可以是一次曲线或二次曲线。于另一种实现方式中，温度补偿单元185可以包括温度感测元件、一个控制电路、一个数字模拟转换器与一个存储元件。其中温度感测元件、存储元件与数字模拟转换器都与控制电路电性连接。温度感测元件用以感测时脉数据恢复电路所在的环境的温度。存储元件中可以存储有第一参考电压Vkefh与温度的关系的对照表以及第二参考电压与温度的关系的对照表。所述的两个对照表可以由时脉数据恢复电路的设计者预先依据实际量策结果来设计并存储。
[0056]控制电路接收到温度感测元件所感测到的温度后，从存储元件中查找到对应的第一参考电压Vkefh的电压值与第二参考电压Vkefl的电压值，而后控制电路据此控制数字模拟转换器输出第一参考电压Vkefh与第二参考电压VKEFIj。于此实施例中，因为第一参考电压Vkefh与第二参考电压会随温度而改变，因此预设电压范围也会随温度而改变。如此的时脉数据恢复电路在高温或低温的环境下，预设电压范围也会对应的改变，从而更能适应高温环境或低温环境。
[0057]依据本发明一实施例所公开的另一种时脉数据恢复电路，请参照图4，其是依据本发明一实施例的时脉数据恢复电路功能方块图。如图4所示，时脉数据恢复电路4可以包括振荡模块41、相位频率检测模块43、时脉框选模块45与控制电压调整模块47。相位频率检测模块43耦接至振荡模块41，时脉框选模块45耦接至相位频率检测模块43与振荡模块41，控制电压调整模块47耦接至时脉框选模块45与振荡模块41。
[0058]振荡模块41受控于控制电压，以产生第二时脉。具体而言，振荡模块41可以是一个压控振荡器(voltage control oscillator, VC0)。关于压控振荡器(VCO)的技术细节于此不再赘述。
[0059]相位频率检测模块43用以比较一个参考时脉与第二时脉间的相位差与频率差。在一般的作法中，振荡模块41的输出端与相位频率检测模块43之间可以还耦接一个除频器(frequency divider),用来将第二时脉除频，并且相位频率检测模块43比较被除频后的时脉与参考时脉间的相位差与频率差，实现方法大致类似于前述相位检测模块13，于此不再赘述。
[0060]时脉框选模块45依据相位差与频率差以产生前述控制电压。控制电压调整模块47用以调整控制电压于一个预设电压范围中。其中当控制电压小于预设电压范围的下限时，控制电压调整模块提升控制电压至预设电压范围的上限。实现方法分别类似于前述时脉框选模块15与前述控制电压调整模块17，因此不再赘述。
[0061]接下来，请一并参照图1、图3与图5以说明本发明实现上的效果，其中图5是依据本发明一实施例的时脉数据恢复电路中各信号的时序图。如图5所示，在第一时间点T1时，由于参考时脉CLKREF与第一时脉CLKl在系统中受到干扰，导致相位检测模块13没办法检测到正常的相位差，因此导致控制电压Vrfri的电压值从第一时间点开始异常下降，最后在第二时间点T2的时候，控制电压Vrtrt-的电压值下降到低于第二参考电压VKE%的电压值。因此，在第二时间点T2开始，控制电压调整模块17中的锁存器177的输出端Q的输出信号，也就是“锁死指示信号Vxukk”的逻辑电位变成高电压，表示此时整个时脉数据恢复电路I发生了锁死。因此控制电压调整模块17中的开关单元171被导通，而在时脉框选模块15中用来耦接至时脉延迟模块11的电压节点与高电压端点Vdd之间形成电力路径，因此可以从图5中看到控制电压Vetrt的电压值从第二时间点T2左右开始上升。而到了第三时间点T3时，控制电压Vrfri的电压值恰好大于第一参考电压Vkefh的电压值，此时锁死指不信号Vxlock的逻辑电位变成低电压，因此开关单元171被截止，而使得从高电压端点Vdd到控制电压Vrfri所在的电压节点之间的电力路径中断，也就是控制电压调整模块17停止“重置”控制电压Vrtri，而由相位检测模块13与时脉框选模块15来重新试图调整控制电压Vrfri以使整个时脉数据恢复电路I重新锁定。
[0062]通过本发明所公开的时脉数据恢复电路，利用控制电压调整模块判断用来控制延迟时间或振荡频率的控制电压是否低于预设电压范围的下限。并且当控制电压低于预设电压范围的下限时，将控制电压提高至预设电压范围的上限，并由此试图让回路重新达到锁定。
[0063]虽然本发明以前述的实施例公开如上，然而其并非用以限定本发明。在不脱离本发明的精神和范围内，所为的改动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的权利要求。
【权利要求】
1.一种时脉数据恢复电路，包括: 一时脉延迟模块，用以接收一参考时脉并延迟一延迟时间后，产生一第一时脉； 一相位检测模块，耦接该时脉延迟模块，用以比较该参考时脉与该第一时脉间的一相位差； 一时脉框选模块，耦接该相位检测模块与该时脉延迟模块，依据该相位差以产生一控制电压，该控制电压用以控制该延迟时间；以及 一控制电压调整模块，耦接该时脉框选模块与该时脉延迟模块，用以调整该控制电压于一预设电压范围中。
2.如权利要求1所述的时脉数据恢复电路，其中该时脉延迟模块与该时脉框选模块之间定义有一电压节点，该时脉框选模块经该电压节点传输该控制电压至该时脉延迟模块，且该控制电压调整模块耦接该电压节点。
3.如权利要求2所述的时脉数据恢复电路，其中该控制电压调整模块选择性地将该电压节点耦接至一高电压端点。
4.如权利要求3所述的时脉数据恢复电路，其中该控制电压调整模块包括: 一开关单元，具有一控制端、一第一端与一第二端，该第一端耦接至该高电压端点，该第二端耦接该电压节点； 一第一比较器，用以接收并比较一第一参考电压与该控制电压； 一第二比较器，用以接收并比较一第二参考电压与该控制电压；以及一锁存器，耦接该控制端、该第一比较器与该第二比较器，分别接收该第一比较器与该第二比较器的比较结果，据以选择性地导通该开关单元； 其中该预设电压范围的上限为该第一参考电压，该预设电压范围的下限为该第二参考电压。
5.如权利要求4所述的时脉数据恢复电路，其中当该控制电压小于该第一参考电压与该第二参考电压时，该锁存器导通该开关单元。
6.如权利要求4所述的时脉数据恢复电路，其中当该控制电压大于该第一参考电压与该第二参考电压时，该锁存器截止该开关单元。
7.如权利要求4所述的时脉数据恢复电路，其中该控制电压调整模块还包括一温度补偿单元，该温度补偿单元电性耦接至该第一比较器与该第二比较器，该温度补偿单元用以依据一环境温度，调整该第一参考电压与该第二参考电压。
8.如权利要求1所述的时脉数据恢复电路，其中当该控制电压小于该预设电压范围的下限时，该控制电压调整模块至少提升该控制电压至该预设电压范围的上限。
9.如权利要求1所述的时脉数据恢复电路，其中当该控制电压大于该预设电压范围的上限时，该控制电压调整模块至少降低该控制电压至该预设电压范围的下限。
10.一种时脉数据恢复电路，包括: 一振荡模块，受控于一控制电压，以产生一第二时脉； 一相位频率检测模块，耦接该振荡模块，用以比较一参考时脉与该第二时脉间的一相位差与一频率差； 一时脉框选模块，耦接该相位频率检测模块与该振荡模块，依据该相位差与该频率差以产生该控制电压；以及 一控制电压调整模块，耦接该时脉框选模块与该振荡模块，用以调整该控制电压于一预设电压范围中。
11.如权利要求10所述的时脉数据恢复电路,其中该振荡模块与该时脉框选模块之间定义有一电压节点，该时脉框选模块经该电压节点传输该控制电压至该振荡模块，且该控制电压调整模块耦接该电压节点。
12.如权利要求11所述的时脉数据恢复电路，其中该控制电压调整模块选择性地将该电压节点耦接至一高电压端点。
13.如权利要求12所述的时脉数据恢复电路，其中该控制电压调整模块包括: 一开关单元，具有一控制端、一第一端与一第二端，该第一端耦接至该高电压端点，该第二端耦接该电压节点； 一第一比较器，用以接收并比较一第一参考电压与该控制电压； 一第二比较器，用以接收并比较一第二参考电压与该控制电压；以及 一锁存器，耦接该控制端、该第一比较器与该第二比较器，分别接收该第一比较器与该第二比较器的比较结果，据以选择性地导通该开关单元； 其中该预设电压范围的上限为该第一参考电压，该预设电压范围的下限为该第二参考电压。
14.如权利要求13所述的时脉数据恢复电路，其中当该控制电压小于该第一参考电压与该第二参考电压时，该锁存器导通该开关单元。
15.如权利要求13所述的时脉数据恢复电路，其中当该控制电压大于该第一参考电压与该第二参考电压时，该锁存器截止该开关单元。
16.如权利要求13所述的时脉数据恢复电路，其中该控制电压调整模块还包括一温度补偿单元，该温度补偿单元电性耦接至该第一比较器与该第二比较器，该温度补偿单元用以依据一环境温度，调整该第一参考电压与该第二参考电压。
17.如权利要求10所述的时脉数据恢复电路，其中当该控制电压小于该预设电压范围的下限时，该控制电压调整模块至少提升该控制电压至该预设电压范围的上限。
18.如权利要求10所述的时脉数据恢复电路，其中当该控制电压大于该预设电压范围的上限时，该控制电压调整模块至少降低该控制电压至该预设电压范围的下限。
【文档编号】H03K17/22GK104184441SQ201410423912
【公开日】2014年12月3日 申请日期:2014年8月26日 优先权日:2014年6月6日
【发明者】杨智富, 锺竣帆 申请人:友达光电股份有限公司