用于开关电源数字控制器的数字脉冲宽度调制装置制造方法
【专利摘要】本发明提供了一种用于开关电源数字控制器的数字脉冲宽度调制装置，包括：第一级截位单元，用于对输入的n位数字信号进行第一次截位，量化为m1位的第一级截位信号；第一滤波单元，用于对第一级截位信号进行滤波，产生第一级输出信号；第二级截位单元，用于对经第一级截位单元处理后剩余的n-m1位余量信号进行第二次截位，量化为m2位的第二级截位信号；第二滤波单元，用于对第二级截位信号进行滤波，产生第二级输出信号；并置运算器，用于将第一、第二级输出信号加和成为并置输出；基本数字脉冲宽度调制器，用于将并置输出转换为标准的数字脉冲信号。本发明实现了在保持系统具有低功耗的同时保持高分辨率。
【专利说明】用于开关电源数字控制器的数字脉冲宽度调制装置
【技术领域】
[0001] 本发明设及开关电源数字控制器电路结构设计领域，特别设及一种用于开关电源 数字控制器的数字脉冲宽度调制装置。
【背景技术】
[0002] 随着集成电路工艺水平的不断提高，电源管理处理器模拟控制器的性能不能相应 提高，该成为制约电池续航时间的一大瓶颈。而针对低功耗开关电源（SMP巧的数字控制 器，其巧片面积和功耗可W随集成电路工艺水平的提高而减小，使得数字控制器的优势显 现。此外，与模拟控制器相比，数字控制器允许实现一些模拟控制器无法实现的复杂控制算 法，例如，数字域的非线性算法可加速电源转换器应对扰动的收敛速度，功耗管理总线协议 可分别实现本地和系统集成、实施效率监控和重要参数自动调谐。不仅如此，数字控制器具 有很多明显优势，例如，数字控制器对工艺、电压、温度的变化不敏感，数字控制的代码可复 用，很容易移植到更先进工艺下进行生产，可加速产品上市时间。
[0003] 但是，面向开关电源数字控制器的市场化仍然受到现有器件性能和技术的制约， 不能很好地与模拟控制器抗衡。其中的一个主要制约因素就是无法有效地提高数字脉冲宽 度调制器值PWM)的分辨率，并保持合理的功耗。在高频低功耗SMI^S中，数字控制器可W改 善系统输出性能，但是基本DPWM使得系统运行功耗大大增加，抵消了数字控制器的优势。
[0004] 为提高DPWM的分辨率，改善开关电源数字控制器的性能，国外已有若干技术来解 决此问题，可分为W下=类；基于延迟单元的方法、基于抖动的方法和硬件协助的方法。
[0005] 基于CMOS反相器的可控延迟单元可W产生小于参考时钟周期的间隔。此间隔可 W用来提高DPWM的分辨率。Dancy等人首先将延迟单元引入PWM的设计中。基于此设计， 之后又有若干改进方法。例如，混合DPWM，分段延迟线DPWM，差分振荡环DPWM等。基于延 迟单元的DPWM功耗很低，但受工艺-电压-温度变化影响较大，而且高分辨率DPWM不能保 证很好的线性度并且占用巧片面积较大。
[0006] 基于片外硬件资源，诸如可编程逻辑口阵列（FPGA)中的数字时钟管理模块，或者 锁相环（PLL)，可实现时钟频率的倍增。利用FPGA中的时钟管理模块，尤其是先进的相位 偏移技术，可W产生频率很高的时钟。此方法适用于PCB板级设计者，并不能兼容片上电 源。Qiu等人提出一种利用两个锁定频率相近的化L产生高频振荡的方法，即所谓双边沿调 审瞄。此方法利用振荡频率为lOOMHz和lOlMHz的两个化L进行比较，进而综合成频率为 lOlOOMHz的时钟。但是，设计具有如此相近锁定频率的化L本身就很具有挑战。此化L的 实现必须借助于额外的校正电路，且需要保证很高的生产一致性。
[0007] 基于抖动的方法本质上是一种多周期平均W产生等效高分辨率的算法。此种多周 期的平均效果在开关电源的滤波器级实现。查找表（LUT)和A-2是抖动方法的两个主要 实现方式。Peterchev等人提出了一种基于查找表（LUT)的纹波优化DPWM，并给出了纹波 值预测方法。基于LUT的方法很容易数字集成，并可W嵌入到控制算法中一并综合到指定 集成电路工艺下。但是，基于抖动的方法对某些特定输入跟踪缓慢，会对闭环运行造成收敛 慢、不稳定等潜在的风险。
[000引综上所述，现有技术均能够保证在硬件可行的前提下提高DPWM的有效分辨率，但 各自均有性能或者实现方面的局限性。提出一种能够完美兼容全数字PwrSoC W及片内电 源解决方案要求的DPWM，已经成为数字电源设计的一个亟待解决的问题。
【发明内容】
[0009] 本发明旨在提供一种用于开关电源数字控制器的数字脉冲宽度调制装置，能在保 持系统具有低功耗的同时保持高分辨率。
[0010] 本发明提供了一种用于开关电源数字控制器的数字脉冲宽度调制装置，包括：
[0011] 第一级截位单元，用于对输入的n位数字信号进行第一次截位，将输入的n位数字 信号量化为mi位的第一级截位信号，其中m 1小于n ;
[0012] 第一滤波单元，用于对第一级截位信号进行滤波，产生第一级输出信号；
[0013] 第二级截位单元，用于对经第一级截位单元处理后剩余的n-mi位余量信号进行 第二次截位，并将该剩余的n-mi位余量信号量化为m 2位的第二级截位信号，其中m 2小于 n-nii；
[0014] 第二滤波单元，用于对第二级截位信号进行滤波，产生第二级输出信号；
[0015] 并置运算器，用于将第一、第二级输出信号按照高位和低位并置的方法加和成为 噪声整形的并置输出；
[0016] 基本数字脉冲宽度调制器，用于将并置输出转换为标准的数字脉冲信号。
[0017] 可选地，所述第一级截位单元包括：第一加法器、第一截位器和第一延迟触发器， 其中，
[0018] 所述第一截位器用于对第一截位器的输入进行截位；
[0019] 所述第一延迟触发器用于将第一截位器的输出负反馈到第一加法器，作为第一加 法器的输入；
[0020] 所述第一加法器用于将输入的n位数字信号和第一延迟触发器负反馈到第一加 法器的信号相加，产生的输出作为第一截位器的输入。
[0021] 可选地，所述第二级截位单元包括：第二加法器、第二截位器和第二延迟触发器， 其中，
[0022] 所述第二截位器用于对第二截位器的输入进行截位；
[0023] 所述第二延迟触发器用于将第二截位器的输出负反馈到第二加法器，作为第二加 法器的输入；
[0024] 所述第二加法器用于将所述剩余的n-mi位余量信号和第二延迟触发器负反馈到 第二加法器的信号相加，产生的输出作为第二截位器的输入。
[0025] 可选地，所述第一滤波单元的传递函数为Hi= 1。
[0026] 可选地，所述第二滤波单元包括第=加法器和第=延迟触发器，第二级截位信号 通至第=加法器的正输入端，第二级截位信号经第=延迟触发器通至第=加法器的负输入 端，第=加法器的输出作为第二滤波单元的输出。
[0027] 与现有技术相比，本发明通过采用两次截位计算误差的方法，有效的在保证系统 具有低功耗的条件下满足高的分辨率要求，使二阶噪声整形具有较快收敛速度的同时，能 达到一阶A-2的稳定性。本发明完全兼容数字集成电路设计流程，使得本发明可W被综 合到FPGA或者指定集成电路工艺下。本发明可W极大降低数字控制器中DPWM的时钟频率， 并使数字控制的DC-DC开关电源实现高开关频率、低功耗成为可能。
【专利附图】
【附图说明】
[002引通过阅读参照W下附图所作的对非限制性实施例所作的详细描述，本发明的其它 特征、目的和优点将会变得更明显：
[0029] 图1是本发明提出的一个基于M甜A-ZDPWM数字控制器的升压型非隔离开关电 源；
[0030] 图2是现有技术中的A误差反馈结构示例图；
[003U 图3是本发明提出的二阶MA甜A-SDPWM和基本DPWM示意图；
[003引 图4是本发明提出的二阶M甜A-ZDPWM和基本DPWM的硬件实现线路图示例；
[0033] 图5是本发明提出的基本DPWM的硬件实现线路图示例。
【具体实施方式】
[0034] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施 例作详细描述。
[0035] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0036] 下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简 化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且 目的不在于限制本发明。此外，本发明可W在不同例子中重复参考数字和/或字母。该种 重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。
[0037] 本发明主要提供了一种面向开关电源数字控制器的数字脉冲宽度调制装置，如图 3所示，该结构包括：第一级截位单元201，用于对输入的n位数字信号进行第一次截位，并 将输入信号量化为mi位的第一级截位信号，其中m 1小于n ;第一滤波单元205,用于对第一 级截位信号进行滤波，产生第一级输出信号；第二级截位单元203,用于对经第一级截位单 元处理后剩余的n-mi位余量信号进行第二次截位，并将该信号量化为m2位的第二级截位信 号，其中m2小于n-mi;第二滤波单元207,用于对第二级截位信号进行滤波，产生第二级输出 信号；并置运算器209,用于将第一、第二级输出信号按照高位和低位并置的方法加和成为 噪声整形的并置输出；基本数字脉冲宽度调制器210,用于将并置输出转化为标准的数字 脉冲宽度调制信号。
[003引其中，所述第一级截位单元201包括；第一加法器、第一截位器和第一延迟触发 器，其中，
[0039] 所述第一截位器用于对第一截位器的输入进行截位；
[0040] 所述第一延迟触发器用于将第一截位器的输出负反馈到第一加法器，作为第一加 法器的输入；
[0041] 所述第一加法器用于将输入的n位数字信号和第一延迟触发器负反馈到第一加 法器的信号相加，产生的输出作为第一截位器的输入。
[0042] 其中，所述第二级截位单元203包括；第二加法器、第二截位器和第二延迟触发 器，其中，
[0043] 所述第二截位器用于对第二截位器的输入进行截位；
[0044] 所述第二延迟触发器用于将第二截位器的输出负反馈到第二加法器，作为第二加 法器的输入；
[0045] 所述第二加法器用于将所述剩余的n-mi位余量信号和第二延迟触发器负反馈到 第二加法器的信号相加，产生的输出作为第二截位器的输入。
[0046] 其中，所述第一滤波单元205的传递函数为Hi= 1。
[0047] 其中，所述第二滤波单元207包括第=加法器和第=延迟触发器，第二级截位信 号通至第=加法器的正输入端，第二级截位信号经第=延迟触发器通至第=加法器的负输 入端，第=加法器的输出作为第二滤波单元207的输出。第二滤波单元207的传递函数为 &= l-z-i。
[0048] 其中，所述基本数字脉冲宽度调制器210包括计数器、比较器和R-S触发器，用于 生成可驱动功率管的数字脉冲宽度调制信号。
[0049] 该数字脉冲宽度调制装置的工作过程如下：
[0化0] a.对输入的n位信号进行截位并产生第一级截位信号，对第一级截位信号进行滤 波，产生第一级输出信号；
[0化1] b.对经第一次截位后剩余的n-mi位余量信号进行第二次截位，并产生第二级截位 信号，对第二级截位信号进行滤波，产生第二级输出信号；
[0化2] C.将第一次截位后产生的信号的限幅量值与第二级截位信号进行差运算，产生截 位误差；
[005引 d.将第一级输出信号和第二级输出信号进行并置，产生噪声整形的并置输出，并 将并置输出转化为标准的数字脉冲信号。
[0054] 其中，所述第一级的输出信号为Vi(z)，截位误差为El (Z)，第二级的输出信号为 ￥2(2)，截位误差为62(2)，则：
[0 化 5]
【权利要求】
1. 一种用于开关电源数字控制器的数字脉冲宽度调制装置，其特征在于，包括： 第一级截位单元（201)，用于对输入的n位数字信号进行第一次截位，将输入的n位数 字信号量化为叫位的第一级截位信号，其中m i小于n ; 第一滤波单元（205)，用于对第一级截位信号进行滤波，产生第一级输出信号； 第二级截位单元（203)，用于对经第一级截位单元处理后剩余的n-mji余量信号进行 第二次截位，并将该剩余的n-mi位余量信号量化为m 2位的第二级截位信号，其中m 2小于 n-m1; 第二滤波单元（207)，用于对第二级截位信号进行滤波，产生第二级输出信号； 并置运算器（209)，用于将第一、第二级输出信号按照高位和低位并置的方法加和成为 噪声整形的并置输出； 基本数字脉冲宽度调制器（210)，用于将并置输出转换为标准的数字脉冲宽度调制信 号。
2. 根据权利要求1所述的数字脉冲宽度调制装置，其特征在于，所述第一级截位单元 (201)包括：第一加法器、第一截位器和第一延迟触发器，其中， 所述第一截位器用于对第一截位器的输入进行截位； 所述第一延迟触发器用于将第一截位器的输出负反馈到第一加法器，作为第一加法器 的输入； 所述第一加法器用于将输入的n位数字信号和第一延迟触发器负反馈到第一加法器 的信号相加，产生的输出作为第一截位器的输入。
3. 根据权利要求1所述的数字脉冲宽度调制装置，其特征在于，所述第二级截位单元 (203)包括：第二加法器、第二截位器和第二延迟触发器，其中， 所述第二截位器用于对第二截位器的输入进行截位； 所述第二延迟触发器用于将第二截位器的输出负反馈到第二加法器，作为第二加法器 的输入； 所述第二加法器用于将所述剩余的n-n^i余量信号和第二延迟触发器负反馈到第二 加法器的信号相加，产生的输出作为第二截位器的输入。
4. 根据权利要求1所述的数字脉冲宽度调制装置，其特征在于，所述第一滤波单元 (205)的传递函数为氏=1。
5. 根据权利要求1所述的数字脉冲宽度调制装置，其特征在于，所述第二滤波单元 (207)包括第三加法器和第三延迟触发器，第二级截位信号通至第三加法器的正输入端，第 二级截位信号经第三延迟触发器通至第三加法器的负输入端，第三加法器的输出作为第二 滤波单元（207)的输出。
【文档编号】H03K7/08GK104485933SQ201410665987
【公开日】2015年4月1日 申请日期:2014年11月19日 优先权日:2014年11月19日
【发明者】李博, 毕津顺, 刘海南, 韩郑生, 罗家俊, 刘刚 申请人:中国科学院微电子研究所