一种低相噪小步进本振模块的制作方法
【专利摘要】本实用新型公开了一种低相噪小步进本振模块，其特征在于：由单片机、参考时钟电路、倍频滤波电路、混频锁相电路和放大输出电路组成；所述参考时钟电路的输入端接所述控制电路的输出端，其相应输出端分别接所述倍频滤波电路和混频锁相电路的相应输入端；所述混频锁相电路的相应输入端接所述倍频滤波电路的输出端，其输出端接所述放大输出电路的输入端；所述放大输出电路的输出端作为所述低相噪小步进本振模块的输出端。本实用新型通过直接锁相获得低相噪、赫兹级步进的频率合成器。它实现电路简单，可在X、KU波段广泛使用。
【专利说明】一种低相噪小步进本振模块
【技术领域】
[0001]本实用新型涉及一种频率合成器，尤其是一种低相噪小步进本振模块，属于通信电路【技术领域】。
【背景技术】
[0002]在X波段使用常用的锁相合成技术，实现相噪彡-110dBc/Hz OlOkHz的频率输出。根据锁相环相噪恶化公式:-227+101OgPFD+201OgN (PFD为鉴相频率，N为输出频率与鉴相频率的商)，如果取PFD=100MHz，输出频率=8000MHz，计算得到N=80。带入公式计算得到相噪为-108dBc/HZ@10kHZ。不能满足低相噪要求。
[0003]同时，实现IHz步进，需要使用内部带有小数分频的锁相环芯片。现有技术中锁相电路不能够实现这一功能。
实用新型内容
[0004]本实用新型要解决的技术问题是提供一种低相噪、小步进的频率合成器。
[0005]本实用新型所采取的技术方案是:
[0006]一种低相噪小步进本振模块，由单片机、参考时钟电路、倍频滤波电路、混频锁相电路和放大输出电路组成；所述参考时钟电路的输入端接所述单片机的输出端，其相应输出端分别接所述倍频滤波电路和混频锁相电路的相应输入端；所述混频锁相电路的相应输入端接所述倍频滤波电路的输出端，其输出端接所述放大输出电路的输入端；所述放大输出电路的输出端作为所述低相噪小步进本振模块的输出端。
[0007]所述参考时钟电路由晶体振荡器、第一功分器、第一放大器、DDS、第一滤波器组成；所述第一功分器的输入端接所述晶体振荡器器的输出端，其相应输出端分别接所述第一放大器和DDS的相应输入端；所述DDS的相应输入端接所述单片机的相应输出端，其输出端接所述第一滤波器的输入端；所述第一滤波器的输出端接所述混频锁相电路；所述第一放大器的输出端接所述倍频滤波电路的输入端。
[0008]所述倍频滤波电路由依次级联的五倍倍频器、第二滤波器、第二放大器、谐波发生器和第三滤波器组成；所述五倍倍频器的输入端接所述参考时钟电路的相应输出端；所述第三滤波器的输出端接所述混频锁相电路的输入端。
[0009]所述混频锁相电路由锁相环芯片、环路滤波器、压控振荡器、第三放大器、第二功分器、乘法器、第四滤波器、第三放大器和第四放大器组成；所述锁相环芯片的相应输入端分别接所述参考时钟电路和所述第四放大器的输出端，其输出端接所述环路滤波器的输入端；所述环路滤波器的输出端接所述压控振荡器的输入端；所述压控振荡器的输出端接所述第三放大器的输入端；所述第二功分器的输入端接所述第三放大器的输出端，其相应输出端分别接所述乘法器和放大输出电路的相应输入端；所述乘法器的相应输入端接所述倍频滤波电路的输出端，其输出端接所述第四滤波器的输入端；所述第四滤波器的输出端接第三放大器的输入端；所述第三放大器的输出端接所述第四放大器的输入端。
[0010]所述放大输出电路由依次级联的第五滤波器、第五放大器和第一隔离器组成；所述第五滤波器的输入端接所述混频锁相电路的输出端；所述第一隔离器的输出端作为所述低相噪小步进本振模块的输出端。
[0011]采用上述技术方案所产生的有益效果在于:
[0012]1、本实用新型通过直接锁相获得低相噪、赫兹级步进的频率合成器。
[0013]2、本实用新型实现电路简单。可在X、KU波段广泛使用。
【专利附图】
【附图说明】
[0014]下面结合附图和【具体实施方式】对本实用新型作进一步详细的说明。
[0015]图1是本实用新型的原理框图；
[0016]图2是本实用新型参考时钟电路的原理框图；
[0017]图3是本实用新型倍频滤波电路的原理框图；
[0018]图4是本实用新型混频锁相电路的原理框图；
[0019]图5是本实用新型放大输出电路的原理框图；
[0020]图6是本实施例参考时钟电路和单片机的电路原理图；
[0021]图7是本实施例倍频滤波电路的电路原理图；
[0022]图8是本实施例混频锁相电路的电路原理图；
[0023]图9是本实施例放大输出电路的电路原理图。
【具体实施方式】
[0024]如图1所示，一种低相噪小步进本振模块，由单片机、参考时钟电路、倍频滤波电路、混频锁相电路和放大输出电路组成；所述参考时钟电路的输入端接所述单片机的输出端，其相应输出端分别接所述倍频滤波电路和混频锁相电路的相应输入端；所述混频锁相电路的相应输入端接所述倍频滤波电路的输出端，其输出端接所述放大输出电路的输入端；所述放大输出电路的输出端作为所述低相噪小步进本振模块的输出端。
[0025]如图2所示，所述参考时钟电路由晶体振荡器器、第一功分器、第一放大器、DDS、第一滤波器组成；所述第一功分器的输入端接所述晶体振荡器器的输出端，其相应输出端分别接所述第一放大器和DDS的相应输入端；所述DDS的相应输入端接所述单片机的相应输出端，其输出端接所述第一滤波器的输入端；所述第一滤波器的输出端接所述混频锁相电路；所述第一放大器的输出端接所述倍频滤波电路的输入端。
[0026]如图3所示，所述倍频滤波电路由依次级联的五倍倍频器、第二滤波器、第二放大器、谐波发生器和第三滤波器组成；所述五倍倍频器的输入端接所述参考时钟电路的相应输出端；所述第三滤波器的输出端接所述混频锁相电路的输入端。
[0027]如图4所示，所述混频锁相电路由锁相环芯片、环路滤波器、压控振荡器、第三放大器、第二功分器、乘法器、第四滤波器、第三放大器和第四放大器组成；所述PLL的相应输入端分别接所述参考时钟电路和所述第四放大器的输出端，其输出端接所述环路滤波器的输入端；所述环路滤波器的输出端接所述压控振荡器的输入端；所述压控振荡器的输出端接所述第三放大器的输入端；所述第二功分器的输入端接所述第三放大器的输出端，其相应输出端分别接所述乘法器和放大输出电路的相应输入端；所述乘法器的相应输入端接所述倍频滤波电路的输出端，其输出端接所述第四滤波器的输入端；所述第四滤波器的输出端接第三放大器的输入端；所述第三放大器的输出端接所述第四放大器的输入端。
[0028]如图5所示，所述放大输出电路由依次级联的第五滤波器、第五放大器和第一隔离器组成；所述第五滤波器的输入端接所述混频锁相电路的输出端；所述第一隔离器的输出端作为所述低相噪小步进本振模块的输出端。
[0029]如图6所示，在本实施例中参考时钟电路由型号为SML80U40的晶体振荡芯片U1、型号为ADP-2-1W的功率分配器芯片U2、型号为ERA-5SM的放大器芯片U3、型号为AD9912的DDS芯片U4、型号为的SML80U40滤波器芯片U5、可调电位器R24、电阻R2-R4、电阻R25-R32、电容C1-C4组成。
[0030]如图7所示，在本实施例中倍频滤波电路由型号为RMK-5-751+的五倍频芯片U6、型号为PBF500-20LSC3的滤波器芯片U7、型号为UPC2709T的放大器芯片U8:;型号为UCHG500A-5-3A的谐波发生器芯U9、型号为BP8000-80-6C的滤波器芯片UlO、电阻R5-R12、电容 C5-C6 组成。
[0031]如图8所示，在本实施例中混频锁相电路由型号为HMC440QS16G的锁相环芯片Ull、型号为OP27G的芯片U12、型号为HES718-24的压控振荡器芯片U13、型号为HMC441LC3B的放大器芯片U14、型号为GFQ-8690的功分器芯片U15、型号为HMC220MS8的乘法器芯片U16、型号为LFCN-1500的滤波器芯片U17、型号为UPC2709T的放大器芯片U18-U19、电阻R1、电阻R13-R23、电容C7-C15组成。
[0032]如图9所示，在本实施例中放大输出电路由型号为BP8800-200-6C的滤波器芯片U20、型号为HMC451LP3的放大器芯片U21、型号为TG1002E的隔离器芯片U22组成。
【权利要求】
1.一种低相噪小步进本振模块，其特征在于:由单片机、参考时钟电路、倍频滤波电路、混频锁相电路和放大输出电路组成；所述参考时钟电路的输入端接所述单片机的输出端，其相应输出端分别接所述倍频滤波电路和混频锁相电路的相应输入端；所述混频锁相电路的相应输入端接所述倍频滤波电路的输出端，其输出端接所述放大输出电路的输入端；所述放大输出电路的输出端作为所述低相噪小步进本振模块的输出端。
2.根据权利要求1所述的低相噪小步进本振模块，其特征在于所述参考时钟电路由晶体振荡器、第一功分器、第一放大器、DDS、第一滤波器组成；所述第一功分器的输入端接所述晶体振荡器器的输出端，其相应输出端分别接所述第一放大器和DDS的相应输入端；所述DDS的相应输入端接所述单片机的相应输出端，其输出端接所述第一滤波器的输入端；所述第一滤波器的输出端接所述混频锁相电路；所述第一放大器的输出端接所述倍频滤波电路的输入端。
3.根据权利要求1所述的低相噪小步进本振模块，其特征在于所述倍频滤波电路由依次级联的五倍倍频器、第二滤波器、第二放大器、谐波发生器和第三滤波器组成；所述五倍倍频器的输入端接所述参考时钟电路的相应输出端；所述第三滤波器的输出端接所述混频锁相电路的输入端。
4.根据权利要求1所述的低相噪小步进本振模块，其特征在于所述混频锁相电路由锁相环芯片、环路滤波器、压控振荡器、第三放大器、第二功分器、乘法器、第四滤波器、第三放大器和第四放大器组成；所述锁相环芯片的相应输入端分别接所述参考时钟电路和所述第四放大器的输出端，其输出端接所述环路滤波器的输入端；所述环路滤波器的输出端接所述压控振荡器的输入端；所述压控振荡器的输出端接所述第三放大器的输入端；所述第二功分器的输入端接所述第三放大器的输出端，其相应输出端分别接所述乘法器和放大输出电路的相应输入端；所述乘法器的相应输入端接所述倍频滤波电路的输出端，其输出端接所述第四滤波器的输入端；所述第四滤波器的输出端接第三放大器的输入端；所述第三放大器的输出端接所述第四放大器的输入端。
5.根据权利要求1所述的低相噪小步进本振模块，其特征在于所述放大输出电路由依次级联的第五滤波器、第五放大器和第一隔离器组成；所述第五滤波器的输入端接所述混频锁相电路的输出端；所述第一隔离器的输出端作为所述低相噪小步进本振模块的输出端。
【文档编号】H03L7/16GK204180053SQ201420637855
【公开日】2015年2月25日 申请日期:2014年10月29日 优先权日:2014年10月29日
【发明者】周朝斌, 池彦永, 邓学群, 张龙, 朱松涛 申请人:石家庄东泰尔通信技术有限公司