模数转换器中的被动模拟采样及保持的制作方法

本技术领域本公开一般涉及电路，更具体地涉及用于模数转换器中的被动模拟采样和保持的方法和装置。

背景技术：

代表中高分辨率ADC的大部分ADC市场的模数转换器(ADC)(例如逐次逼近寄存器(SAR)ADC)可以提供高达5Msps的采样率，分辨率从8到18位。SAR架构允许将高性能，低功耗的ADC封装在小尺寸的应用中。一些ADC实现二进制搜索算法；因此，虽然内部电路可能以几兆赫兹(MHz)运行，但由于采用逐次逼近算法，ADC采样率是该数字的一小部分。请注意，ADC将模拟信号转换为数字数字(称为采样)流，每个采样表示在特定时刻的模拟信号幅度。每个时间间隔的采样数称为采样速率，通常以每秒样本的量测量。

某些ADC(例如，SAR ADC)产生表示输入模拟电压(VIN)的大小的数字代码。ADC工作在两个阶段-采样阶段和位试验阶段。在采样阶段，采集输入电压。在位试验阶段期间，将输入电压与测试电压进行比较，以确定输入电压是否大于或小于各个测试电压。虽然实现ADC有许多变化，但基本架构包括采样保持电路，可在位测试阶段保持采样保持的VIN。

控制逻辑迫使N位寄存器(逐次逼近寄存器)的最高有效位(MSB)为高(例如，1)。N位寄存器连接到数模转换器(DAC)，高位值强制DAC输出(VDAC)为VREF/2，其中VREF为ADC提供的参考电压。通常，VREF是输入电压允许的最高电平。VIN和VDAC之间的比较由比较器执行，以确定VIN是否小于或大于VDAC。如果VIN大于VDAC，则比较器输出为逻辑高电平或1，N位寄存器的MSB保持为1。相反，如果VIN小于VDAC，则比较器输出为逻辑低电平，MSB的寄存器被清除为逻辑0。控制逻辑然后移动到下一个位，强制位为高电平，并进行另一个比较。位试验过程在从MSB到最低有效位(LSB)位置的所有位位置上递增地操作，直到产生对应于输入电压的完整数字代码。

许多ADC使用采用电荷再分配的电容DAC来产生模拟输出电压。电容DAC通常由具有二进制加权值的电容器阵列组成。通常，用于MSB(MSB电容)的电容器具有最高的电容，并且用于LSB(LSB电容)的电容具有最小的电容。在采样阶段期间，阵列的公共端子(例如，所有电容器共享连接的端子)连接到地，并且所有空闲端子连接到输入信号(VIN)。采样后，公共端与地断开，自由端与VIN断开，从而有效地捕获与电容阵列上的输入电压成比例的电荷。然后将所有电容器的空闲端子连接到地，将公共端子负极驱动到等于-VIN的电压。

作为位试验阶段的二进制搜索算法的第一步，MSB电容器的底板与地线断开并连接到VREF，在正方向上驱动公共端子等于VREF/2的量。因此，公共端子上的电压为VCOMMON＝-VIN+VREF/2。如果VCOMMON<0(即VIN>VREF)，比较器输出将产生逻辑1。如果VIN<VREF/2，比较器输出将产生逻辑0。下一个较小电容器的底板连接到VREF，并将新的VCOMMON电压与地相比较。该过程继续，直到所有位都被确定。

注意，大多数设备使用单面电源为部件供电，但大多数信号是双极性的。为了建立ADC的中心代码，可以在两个输入之间定义共模电压(VCM)。共模电压是信号波动(例如对称)周围的中心点(例如，相对零)。通常，ADC的公共端的电压可以被设置为施加输入信号的共模电压。

在许多ADC中，可以使用称为PDAC和NDAC的两个电容器阵列，其分别耦合到比较器的正和负输入。PDAC电容器和NDAC电容器的公共端子(顶板)可以选择性地耦合到比较器的正极(在PDAC的情况下)或负的(在NDAC的情况下)或VDD(共模电压VCM)或接地(VSS)；PDAC电容器的另一个端子(底板)和NDAC电容器连接到开关(或控制信号)，通过它们可以选择性地耦合到VIN，VREF或地。

通常，PDAC和NDAC包括将它们分成两个跨度的耦合电容器。PDAC的第一跨度(也称为主DAC)的每个电容器的底板耦合到可以选择性地将底板驱动到VIN，VREF或地的开关。PDAC的第二跨度的底板(也称为子DAC)通过开关耦合到VREF或地。在NDAC的情况下，第一跨距的底板和NDAC的第二跨度由开关耦合到VIN，VCM，VREF或地(例如，在单端SAR模式或差分SAR ADC的情况下)。在采样阶段，主DAC的底板连接到VIN，顶板连接到VCM。在测试阶段，每个电容器的顶板依次连接到比较器，底板连接到地。

技术实现要素：

本公开一般涉及模数转换器中的无源模拟采样和保持。在示例实施例中，提供了一种促进被动模拟采样和保持的模数转换器(ADC)，并且包括一对二进制加权转换电容器阵列，一对采样电容器和配置每个转换电容器阵列的多个开关和采样电容器用于采样阶段、电荷转移阶段和位试验阶段。在采样阶段，采样电容器与转换电容器分离并耦合到模拟输入电压。在电荷转移阶段期间，采样电容器耦合到转换电容器并与模拟输入电压分离。在位试验阶段，采样电容器与转换电容器分离。在具体实施例中，采样电容器的采样电容(Cs)是转换电容器的转换电容(Cd)的倍数，乘数大于1(Cs＝N×Cd，N>1)。

附图说明

图1是示出促进模数转换器中被动模拟采样和保持的系统的示例性示意图的简化框图；

图2A-2C是示出系统的实施例的示例细节的简化电路图；

图3是示出系统的实施例的另一个示例细节的简化电路图；

图4是示出系统的实施例的其它示例细节的简化图；

图5是示出系统的实施例的其它示例细节的简化电路图；

图6是示出系统的实施例的另一个示例细节的简化框图；

图7是示出系统的实施例的其它示例细节的简化图；

图8是示出可以与系统的实施例相关联的示例操作的简化流程图；

图9A至9F是示出系统的实施例的示例细节的简化电路图；

图10A至10F是示出系统的实施例的其他示例细节的简化电路图；和

图11是示出可以与系统的实施例相关联的其他示例操作的简化流程图。

具体实施方式

图1是示出包括ADC 12的系统10的简化框图，ADC12从多个通道(例如，14(1)-14(3))接收多路复用采样。可以制造一系列采样和保持(S/H)电路16和耦合到ADC 12的多路复用器18，以便使用具有降低的复杂度的低面积。多路复用器18在模拟输入端20(VIN+)和21(VIN-)处连接到ADC 12。在一些实施例中，VIN-可以被设置为参考电压(VREF)的负电位(REFN)。示例性ADC 12可以转换三个同时采样的通道14(1)-14(3)(例如，从Ax，Bx和Cx中的一个)。在示例实施例中，ADC 12可以包括逐次逼近寄存器(SAR)ADC。在一些实施例中，ADC 12可以包括同时采样SAR ADC。

在图中更详细地示出了ADC 12和S/H电路16的一部分。ADC 12和S/H电路16包括采样和保持(S/H)单元22，PDAC 24和NDAC 26(例如，S/H单元22可以属于S/H电路14；PDAC 24和NDAC 26可属于ADC12)。S/H单元22连接到模拟输入线20(VIN+)和21(-VIN-)。输入开关28和29将相应的输入线20和21选择性地连接到采样电容器30和31的底板，每个具有电容Cs。采样电容器30和31的底板也可以通过放电开关32彼此选择性地连接。采样电容器30和31的底板也可以分别由辅助开关34和35选择性地连接到辅助缓冲器(未示出)。采样电容器30和31的顶板可以通过相应的S/H共模开关36和37选择性地连接到共模电压VCM的公共端。采样电容器30和31的顶板可以通过相应的去耦开关38和39选择性地连接到PDAC 24和NDAC 26。

PDAC 24包括转换电容器40和41，每个转换电容器具有用于Cd的总转换电容的电容Cd/2。在各种实施例中，采样电容Cs被配置为转换电容Cd(Cs＝N×Cd)的N倍，其中N是任何正数(例如，在一些实施例中大于1)。转换电容器40和41的顶板可以通过将开关38去耦到采样电容器30的顶板来连接。转换电容器40和41的顶板也可以由DAC共模开关42连接到公共端共模电压VCM。转换电容器40和41的底板分别通过相应的参考开关44和45连接到正(REFP)和负(REFN)参考电压VREF。

NDAC 26包括转换电容器46和47，每个转换电容器具有电容Cd/2。转换电容器46和47的顶板可以通过去耦开关39连接到采样电容器31的顶板。转换电容器46和47的顶板也可以通过DAC共模开关48连接到公共端共模电压VCM。转换电容器46和47的底板分别通过相应的参考开关50和51连接到正(REF)和负(REN)参考电压VREF。注意，图中所示的每个电容器可以包括在一些实施例中，具有如图所示的有效电容(例如，Cs，Cd/2)的多个电容器。

一些当前存在的器件使用诸如预充电缓冲器的驱动器放大器来将单端输入转换成差分输入，以改善进入ADC的输入信号摆幅，从而提高信号功率。这样的器件具有两个16位ADC，直接对ADC的转换DAC进行采样。如果这样的设备每个复用输出具有一个预充电缓冲器，并且每个复用输出具有一个专用ADC，则增加的信号功率可能具有某些优点。然而，在预充电缓冲器中消耗的附加功率可能存在额外的成本。当多路复用器的三个输入由单个16位ADC逐个进行采样和保持转换时，将信号从采样电容器传输到ADC时可能会发生50％的电荷共享损耗，无论是否预充电存在缓冲区。预充电缓冲器可以耗电。

在预缓冲放大器架构中，预缓冲放大器连接到S/H单元的采样电容器的底板。采样电容(Cs)等于转换电容(Cd)。在这种结构的采样阶段，预缓冲放大器接收模拟输入电压并对采样电容器进行充电，采样电容器与PDAC和NDAC的转换电容器分离。在采样阶段结束时，采样电容器与输入端分离并耦合到顶板上的转换电容器(底板连接到地)。存储在采样电容器中的电荷被放电并在采样电容器和转换电容器之间共享。放电步骤中比较器的差分电压为-VIN/2+VREF/4。因此，这种预缓冲放大器架构可以具有1/2的衰减，此外，参考电压可能伴随着时变噪声，这可能会对ADC的精度产生负面影响。

传统的ADC架构要求输入共模电压不应超过与VREF/2不同的50mV至100mV。这是传统的对输入信号进行采样的方式，并将其转换为同一电容DAC(转换DAC)以及ADC中使用的比较器的有限共模范围。在系统10的一些实施例中，输入信号被采样到不同的电容器集合(采样DAC)上，并且通过将两个DAC的顶板连接在一起并使采样DAC的底板短路而耦合到转换DAC传送差分信号并阻塞采样电容上的输入共模电压。然而，VREF和VIN被缩放，可能影响最大信号摆幅和信噪比(SNR)。例如，信号摆幅可以衰减1/2，也降低了SNR。此外，该参考值也可以衰减1/2，从而减少可由ADC转换的量化噪声和最大信号摆幅。

回到系统10，不同于目前在市场上的ADC或具有预缓冲放大器的ADC，系统10的实施例可提供无附加噪声的无源采样和保持方案。ADC 12的架构可以解耦输入和参考衰减因子，并减少输入信号衰减以及参考衰减。采样和保持方案包括用于使电路对非线性寄生电容器不敏感的积分非线性(INL)补偿。在各种实施例中，高摆幅低噪声ADC 12可以用VREF的参考电压转换±2×VREF的最大输入信号。ADC 12可以具有独立的采样和保持以获得更好的采集时间，而不会因管道衬里而在很大程度上影响速度。此外，与其他(例如常规的；市售的)ADC相比，需要额外的电荷转移阶段。系统10的实施例可以非常适合于同时采样的多路复用ADC，其中由于电荷共享引起信号衰减。系统10的实施例可以将信号衰减与参考衰减分离，并使从采样电容器30和31到转换电容器40,41,46和47的差分电荷传输最大化。

参见图2A-2C，图2A-2C是示出系统10的实施例的操作细节的简化电路图。注意，为了便于描述，电路的非活动部分以虚线示出。在图2A中，示出了采样阶段，其中输入开关28和29以及S/H共模开关36和37是闭合的，并且放电开关32，辅助开关34和35以及去耦开关38和39是断开的。采样电容30和31由输入20(VIN+)和21(VIN-)充电，并与PDAC24和NDAC 26分离。

在采样阶段结束时，采样电容器30和31的顶板通过打开S/H共模开关36和37来断开，如图2B所示。采样电容器30和31通过打开输入开关28和29而与输入端20(VIN+)和21(VIN-)分离。取样电容器30和转换电容器40和41的顶板通过闭合去耦开关38短路；同样地，采样电容器31和转换电容器46和47的顶板通过闭合去耦开关39而短路。参考开关44,45,51,50和放电开关32闭合，完成放电电路，并通过取样存储电荷电容器30和31在采样电容器30和31以及转换电容器40,41,46和47之间共享。注意，当放电开关32闭合时，采样电容器30和31的底板被短路，从而减小了顶板，允许差分位测试(具有潜在的参考噪声消除)和阻挡共模电压。例如，与常规ADC相比，比特试验差分执行(例如，差分ADC中)，参考噪声被取消。采样电容器30和31的底板的短路可以确保共模电压被拒绝。在一些实施例中，代替采样电容器30和31的底板短路，底板可以连接到固定电压(例如，VREF/2)。

在图2C中，为了准备位试验阶段，去耦开关38和39断开，使PDAC 24和NDAC 26与采样电容器30和31分离.PDAC 24和NDAC 26的顶板随后连接到比较器(未示出)。通过关闭辅助开关34和35以及S/H共模开关36和37来将采样电容器30和31预充电到接近于VIN的电压，以进行下一个采样阶段的复位。

与目前在市场上的ADC或具有预缓冲放大器的ADC不同，由于采样电容Cs等于转换电容的N倍，所以在图2B的差分电荷转移阶段期间信号衰减减小，从而提高SNR。请注意，在目前市面上的ADC或具有预缓冲放大器的ADC中，采样电容器的顶板连接，从而在位试验阶段涉及采样电容Cs。因此，Cs不能大于Cd，因为它使参考值进一步衰减50％以上。此外，与具有预缓冲放大器的ADC不同，由于在ADC 12的位试用阶段期间采样电容器与转换电容器断开，所以顶板开关38和39存在于ADC 12的各种实施例中。此外，系统10的实施例可以阻止共模电压VCM到达包括比较器的输入的转换电容器的顶板。因此，系统10的实施例可以支持轨至轨输入共模电压。系统10的一个具体实施例可以给出±2VREF差分摆幅和0至2VREF共模范围。系统10的各种实施例包括额外的“电荷转移”阶段，其中电荷从采样电容器30和31传送到转换电容器40,41,46和47，并且在采样和位试用阶段之间打开各种开关。

因为总采样电容Cs是转换电容Cd的N倍，诸如辅助缓冲器的外部驱动器可以对大的采样电容器30和31充电。在各种实施例中，可以使用辅助缓冲器或放大器来预充电在将外部输入20和21引入到采样电容器30和31之前，使采样电容器30和31接近于输入电压VIN的电压，使得从外部输入端20和21获取的电荷最小化。

在各种实施例中，在位试验阶段期间，采样电容器30和31与转换电容器40,41,46和47去耦合并耦合到模拟输入电压的另一个通道(或相同的通道)，从而启动下一个循环的采样阶段。在一些实施例中，在第一组输入(例如，通道A)的电荷转移阶段期间，可以为下一组输入(例如，通道B)开始另一采样阶段，而第三组可以同时执行输入(例如，通道C)，从而减少三个输入所需的总时间。在复用输入的情况下，位测试阶段(和下一个周期的采样阶段)的模拟输入电压可以对应于另一个输入通道。在相同通道重复转换的实施例中，模拟输入电压可以与当前周期的采样阶段中使用的相同。

转向图3，图3是示出系统10的实施例的示例细节的简化电路图。假设仅仅是示例目的而不是限制寄生电容Cp存在于采样电容器30和31，其中Cp是顶板节点上的电压的函数。由于用于实现开关的MOS器件的结电容，可能引入寄生电容。去耦开关38和39的任一侧上的寄生电容可以被修整以用于整体非线性(INL)补偿(例如，补偿开关尺寸中的过程相关的不匹配，影响电容)。

根据各种实施例，修剪机构可以使用连接到去耦开关38和39的任一侧的虚拟开关。在各种实施例中，虚拟开关可以包括其源极和漏极短路的MOS电容器和控制信号(例如，逻辑高电平/低电平)施加到栅极端子。当栅极端子被连接到高电压时，PMOS电容的电容较低，使得虚拟开关处于关闭位置，比栅极端子被连接到低电压，使得虚拟开关处于ON位置。同样，当栅极端子被连接到低电压时，NMOS电容的电容较低，使得虚拟开关处于关闭位置，而不是当栅极端子被连接到高电压，使得虚拟开关处于ON位置。因此，可以引入寄生电容器，其可以通过在虚拟开关的栅极处施加数字信号来改变其电容。这种机制还有助于补偿当去耦开关38和39在电荷转移阶段结束时关断时由于电荷注入引起的误差。

为了更详细地描述，采样电压可能经历大致Cs/[Cs+Cd+Cp]的衰减，而参考电压可能经历Cd/[Cd+Cp]的衰减，潜在地导致增益误差取决于Cp，Cp又依赖于输入采样电压。因此，寄生电容可以导致与PDAC 24和NDAC26的顶板上存在的Cp的绝对值成比例的非线性。以等式形式，电荷转储和第一位试验阶段之间的顶板电压为：

VIN的缩放因子即大约等于其中Cp(v)是电压依赖项，其可以导致INL。INL可以通过数字修剪来纠正。然而，修整取决于寄生电容的绝对值的参数可能是具有挑战性的。例如，电容可以随着温度和电源电压(VDD)而变化，并且在这种环境变化的条件下，绝对寄生电容的修整可能不是可行的解决方案。

根据系统10的实施例，在采样期间引入电压依赖寄生电容器，其可以在位试验期间被去除。在各种实施例中，有意引入的寄生电容与顶板寄生电容的比率与Cs：Cd(例如，N)具有相同的比例，由此非线性增益项可能被迫消失。为了进一步说明，假设转换DAC顶板的寄生电容可以由具有电容Cp的电容器50和52(分别在PDAC 24和NDAC 26上)表示。根据系统10的实施例，可以在S/H单元20中引入INL补偿电容器54和56(分别在PDAC侧和NDAC侧)。注意，Cp＝Cp0(1+kVc)...，其中Vc是寄生电容两端的电压。仅使用一阶系数，并且为了易于描述而忽略更高阶(例如，二次)项。

在采样阶段，存储在PDAC24的采样电容30和31以及转换电容40和41上的总电荷如下：

其中Cpd是寄生电容，Cps是INL补偿电容。注意，根据某些实施例，可以通过在Cs或Cd上添加附加电容来修整比率Cs/Cd和Cps/Cpd之间的任何失配。从采样电容30和31到位试验阶段的电荷转移阶段之后，PDAC24顶板上的总电荷由下式给出：

Q_ct＝Vx[Cs+Cd+Cp_s0(1+kV_CM)+Cp_d0(1+kV_CM)]-V_(〖IN〗_CM)Cs

其中Vx是电荷转移结束时顶板处的电压。从上述等式可以得出如下：

如果Cps/Cpd＝Cs/Cd；Cs＝N×Cd,then Cps＝NCpd。因此，Vx可以由下式得出：

因此，

如果VCM＝0,

因此，总电容器1/N上的电荷(拆分并用于电荷再分配)的电荷具有等于的电荷，可用于启动电荷再分配ADC 12。换句话说，转换DAC上的初始电荷与输入电压成比例。此外，对于电容器54和56，可以更容易地修正INL以进行失配而不是顶板寄生电容的绝对变化。

在各种实施例中，使用虚拟开关引入与电压相关的寄生电容器。ADC 12中的虚拟开关的数量和/或尺寸可以被配置为根据采样电容Cs和转换电容Cd之间的乘数关系(例如，N)来匹配转换电容器阵列和采样电容器的寄生电容。例如，可以在S/H单元20中适当地引入N个虚拟开关，以根据需要适当地修整PDAC24中的寄生电容。如前所述，与打开配置相比，闭合配置中的虚拟开关电容可以具有低50％的电容，有助于在不匹配的情况下修整INL的选项。在示例性实施例中，修剪可以通过相对于去耦开关38和39调整电路的转换电容Cd侧的位(例如，电容器50；52)来实现，以增加Cpd/Cps比；并且通过对电路的采样电容Cs侧(例如电容器54,56)进行微调，以降低Cpd/Cps比。

转向图4，图4是示出根据系统10的实施例的根据输入电压变化的模拟INL误差的简化曲线60.16位LSB中的INL误差绘制在Y轴上，并且输入电压沿着X-轴。图62表示Cs/Cd＝4，Cps/Cpd＝5(Cps/Cpd>Cs/Cd)的情况。图64表示Cs/Cd＝4＝Cps/Cpd的情况。曲线66表示Cs/Cd＝4，Cps/Cpd＝3(Cps/Cpd<Cs/Cd)的情况。当Cs/Cd＝Cps/Cpd时，INL误差最接近零。请注意，对于顶板INL的寄生电容的20％失配在16位时为2.5LSB。

转到图5，图5是示出了包括在大摆动ADC中的系统10的另一实施例的简化电路图。ADC 12包括在其正极端子上连接到PDAC 24的比较器70及其负极端子上的NDAC 26。ADC 12包括PDAC 24中的采样电容器30,31和转换电容器40和41，以及NDAC 26中的46和47。除了开关28,29,32,38,39,44,45,50以及51，额外的去耦开关72和74，其可以选择性地改变采样电容器30和31到PDAC 24和NDAC 26的连接，例如，取决于极性比较器76的输入Vx和Vy。

在采样阶段之后，输入开关28和29打开，放电开关32闭合。因此，点vx和vy处的电压变为VIN/2的共模电压VCM。当去耦开关38和39闭合并且在比特试验阶段中将VREF施加到PDAC 24和NDAC 26时，比较器70的输入电压为VCM-(VIN/2)Cs((Cs+Cd)+VREF×Cd/(Cs+Cd)，负端的VCM+(VIN/2)×Cs/(Cs+Cd)。因此，如果采样电容器在位试验阶段保持连接到PDAC 24和NDAC 26，则VREF必须等于VIN/2以避免饱和；换句话说，VIN可以变化多达±VREF。另一方面，如果采样电容器30和31通过断开去耦开关38和39在电荷转移阶段之后与PDAC 24和NDAC 26去耦，则在比特试验阶段期间比较器70的正端的电压是VCM-(VIN/2)×Cs/(Cs+Cd)+VREF；并且比较器70的负极端子处的电压为VCM+(VIN/2)×Cs/(Cs+Cd)-VREF。因此，VIN可以变化为±2VREF并避免饱和。

根据各种实施例，本文所述的采样和保持机制将输入衰减与参考衰减分离，实现了可以使用VREF转换±2VREF信号的新架构。例如，采样方案使转换器能够采样±5V(例如，10V峰峰值信号)，并使用2.5V参考值对其进行转换。因此，与需要5V参考转换 5V信号的传统ADC相比，参考噪声可以减少一半。

在各种实施例中，极性比较器76可用于确定开关38,39,72和74中的哪一个被封闭(或打开)。例如，极性比较器76可以在Vx和Vy上施加输入电压。基本上同时它们可以被采样到低精度比较器76上，误差小于ADC12的冗余范围。基于极性比较器76的极性比较器判定如果Vx>Vy，则开关72打开，开关38闭合，将倾倒采样电容器30充电到PDAC24上，开关74断开，开关39闭合，将转储采样电容器31充电到NDAC26上；否则，如果Vx<Vy，则开关72闭合，开关38打开以将转储采样电容器30充电到NDAC 26上，开关74闭合，开关39断开以将转储采样电容器31充电到PDAC24上。因此，体验±2VREF的摆动。例如，10V峰峰值信号可以用2.5V参考电压转换。

可以允许电荷转移达到ADC精度，此后采样电容器30和31可以去耦合。随后，可以开始位试验。在一些实施例中，ADC比较器70可以被重新用作极性比较器76.为了实现±VREF(而不是±2VREF)输入范围ADC，可以连接一半的电容器(例如，分别在PDAC 24和NDAC 26中的40和46)到REFP(正VREF)和另一半(例如，分别为PDAC 24和NDAC 26中的41和47)可以连接到REFN(负VREF)，使得顶板具有±VREF/2的摆幅。

转到图6，图6是示出系统10的实施例的示例定时序列80的简化框图。根据各种实施例，至少三个不同的阶段可以存在于采样和保持方案中。在采样阶段82中，输入电流可以对采样电容器30和31充电。在随后的电荷转移阶段84中，电荷可以从采样电容器30和31分配到NDAC 26中的PDAC 24和46和47中的转换电容器40和41。在位试验阶段86中，转换电容器40,41,46和47可以被输入到比较器(例如，70)，以确定与模拟输入相对应的数字代码。

根据ADC 12的各种实施例，可能需要比典型ADC更长的时间来完成电荷转移阶段84。更长的时间可能至少是由于将差分电荷传送到转换DAC所需的时间(PDAC 24和NDAC 26)达到ADC 12的精度，然后断开采样电容器30和31的切换。在一些实施例中，采样和保持方案可以与管线式SAR结构一起使用，以加速流水线处理并减少影响因此，在第一组输入(例如，通道A)的电荷转移阶段84期间，可以针对下一组输入(例如，通道B)启动采样阶段82，而位试用阶段在一些实施例中，可以同时执行第三组输入(例如，通道C)86，从而减少三个输入所需的总体时间。

转到图7，图7是描绘相对于用于固定参考电压VREF的ADC的共模摆动(在X轴上)的差动摆动(在Y轴上)的简化曲线图90。差分摆幅表示ADC可以支持的差分模拟输入范围。在图90中示出了三种不同的响应模式-模式92表示具有传统采样的响应模式(例如，典型的，常规的等，没有如本文所述的采样和保持)；模式94指示具有如本文所述不使用采样和保持的增强型SAR ADC的响应模式；并且图案96指示如本文所述使用采样和保持的被动采样的响应模式。

传统采样允许-VREF到VREF的差分输入范围。然而，共模电压只能在VREF/2周围的较小范围(例如，±0.1V)中摆动，如图92所示。增强型SAR ADC支持单极性，差分模拟输入信号，差分输入摆幅的-VREF到VREF。真正的差分模拟输入结构(如图94所示)显然允许在0V至VREF范围内的任何值的共模电压，为VCM＝VREF/2提供最大动态范围。另一方面，如本文所述并由图案96指示的无源采样方案允许-2VREF至2VREF的输入范围，并且还允许0V至2VREF的共模电压摆幅，为VCM＝VREF。还要注意，在传统的采样和增强型SAR ADC中，通过VCM＝VREF/2达到±VREF的最大差分输入摆幅。另一方面，如本文所述的无源采样，通过VCM＝VREF达到±2VREF的最大差分输入摆幅。

转向图8，图8是示出可以与系统10的实施例相关联的示例操作100的简化流程图。在102处，打开去耦开关38和39、放电开关32和辅助开关34和35。在104处，输入开关28和29以及S/H共模开关36和37闭合。在106处，在20和21处施加模拟输入电压以对采样电容器30和31充电。DAC共模开关42和48以及参考开关44,45,50和51在108处闭合。在110处，转换电容器40，41，46和47被释放。操作102至110包括采样阶段82，模拟输入电压由ADC 12获取。

在112处，S/H共模开关36和37以及DAC共模开关42和48断开。在114处，打开输入开关28和29以去除20和21处的模拟输入电压。在116处，去耦开关38和39关闭到采样电容器30和31的短顶板到相应的转换电容器{40,41}和{46,47}。在118处，放电开关32闭合，以在采样阶段82期间将存储在采样电容器30和31中的电荷分配到转换电容器40,41,46和47。操作112至118包括电荷转移阶段84，采样电容器30和31到转换电容器40,41,46和47。

在120处，解耦开关38和39被打开以将取样电容器30和31与转换电容器40,41,46和47断开。在122，转换电容器40,41,46和47可以连接到比较器70，其中转换成电容器上的存储电荷的模拟输入电压可以被转换为数字代码。在124处，可以打开放电开关32。在126处，辅助开关34和35以及S/H共模开关36和37可以被关闭，以在采样电容器30和31上施加辅助电压。操作120-126包括位试验阶段86，模拟输入电压转换为数字码。

参见图9A-9F，图9A-9F是示出系统10的示例实施例的示例细节和操作的简化电路图。宽摆幅ADC 12可以支持±2×VREF，其中VREF是参考电压，对于相同的摆动可能具有较低的参考噪声。宽摆幅ADC 12包括在其正极端子处连接到PDAC 24的比较器70和在其负极端子处的NDAC 26。ADC 12包括PDAC 24中的采样电容器30,31和转换电容器40和41，以及NDAC 26中的46和47。除了开关28,29,32,38,39,44,45,50以及51，额外的去耦开关72和74，其可以选择性地将采样电容器30和31连接到PDAC 24和NDAC 26，例如取决于输入Vx和Vy到极性比较器76.极性比较器76的输出也是MSB的模数转换。

在一些实施例中，NDAC 26中的PDAC 24和46和47中的转换电容器40和41可以基于额外的参考开关130,131,132和133连接到正或负参考电压。例如，转换电容器40当开关44闭合并且开关130断开时可以连接到负参考电压；相反，当开关44断开并且开关130闭合时，转换电容器40可以连接到正参考电压。类似地，当开关45闭合并且开关131断开时，转换电容器41可以连接到负参考电压；相反，当开关45断开并且开关131闭合时，转换电容器41可以连接到正参考电压。类似地，当开关132闭合并且开关50断开时，转换电容器46可以连接到负参考电压；相反，当开关132断开并且开关50闭合时，转换电容器46可以连接到正参考电压。当开关133闭合并且开关51断开时，转换电容器47可以连接到负参考电压；相反，当开关133断开并且开关51闭合时，转换电容器47可以连接到正参考电压。

在一些实施例中，可以提供附加的VCM开关134,135,136和137以将各种端子连接到共模电压(VCM)。在操作期间，可以基于对比较器76的输入来打开和关闭各种开关；换句话说，取决于Vx是否大于Vy。假设仅仅是为了例子，Vx大于Vy。如图9A所示，在采样阶段82中，VCM开关134,135,136和137可以是闭合的，使得到比较器70的输入(compinp和compinm)可以等于VCM；并且在输入开关28和29闭合的情况下，输入电压20和21对采样电容器30和31充电。如图9B所示，在采样阶段82结束时，输入开关28和29断开，VCM开关134,135，打开136和137。极性比较器76选择关闭去耦开关38和39，因为Vx>Vy。如图9C所示，在电荷转移阶段84期间，放电开关32闭合，并且采样电容器30和31中的电荷分别分配给PDAC 24和NDAC 26中的转换电容器。比较器70的输入如下：

compinp＝VCM-(Vx-Vy)/2*Cs/(Cs+Cd)；以及

compinm＝VCM+(Vx-Vy)/2*Cs/(Cs+Cd).

如图9D所示，在电荷转移阶段84结束时，去耦开关38和39断开。参考开关44,45,50和51关闭。如图9E所示，第二位试验阶段82可以同时开始，其中去耦开关38,39,72和74全部关闭(例如，断开)，以及PDAC 24和50和133中的参考开关44和131在NDAC 26中是闭合的，并且参考开关45,130,51和132是打开的。因此，一半的PDAC电容器和一半的NDAC电容器连接到正参考电压(REFP)，另一半连接到负参考电压(REFN)。这样的布置可以在PDAC 24中产生VREF/2的顶板电压变化，并且在NDAC26中产生-VREF/2的输入。比较器70的输入将如下：

compinp＝VCM-(Vx-Vy)/2*Cs/(Cs+Cd)+(REFP-REFN)/2；以及

compinm＝VCM+(Vx-Vy)/2*Cs/(Cs+Cd)-(REFP-REFN)/2.

如图9F所示，对于正侧的全范围(例如，全范围＝2*(REFP-REFN))，其中(REFP-REFN)表示VREF)，去耦开关38,39,72和74全部关闭(例如，打开)时，NDAC 26中的PDAC 24和50和51中的参考开关44和45是开放的，并且参考开关130,131,132和133是断开的。这种布置可以提供±2×VREF的最大电压摆幅。比较器70的输入如下：

compinp＝VCM-(Vx-Vy)/2*Cs/(Cs+Cd)+(REFP-REFN)；以及

compinm＝VCM+(Vx-Vy)/2*Cs/(Cs+Cd)-(REFP-REFN).

参见图10A-10F，图10A-10F是示出系统10的示例实施例的示例细节和操作的简化电路图。假设仅仅是示例目的，Vx小于Vy。如图10A所示，在采样阶段82中，VCM开关134,135,136和137可以是闭合的，使得到比较器70的输入(compinp和compinm)可以等于VCM；并且在输入开关28和29闭合的情况下，输入电压20和21对采样电容器30和31充电。如图10B所示，在采样阶段82结束时，输入开关28和29断开，VCM开关134,135，打开136和137。极性比较器76选择打开去耦开关38和39并闭合去耦开关72和74，因为Vx<Vy。如图10C所示，在电荷转移阶段84期间，放电开关32闭合，采样电容器30和31中的电荷分别分配到NDAC26和PDAC 24中的转换电容器。比较器70的输入如下：

compinp＝VCM-(Vy-Vx)/2*Cs/(Cs+Cd)；和

compinm＝VCM+(Vy-Vx)/2*Cs/(Cs+Cd)。

如图10D所示，在电荷转移阶段84结束时，去耦开关72和74断开。参考开关44,45,50和51关闭。如图10E所示，第二位试验阶段82可以同时开始，其中去耦开关38,39,72和74全部关闭(例如，断开)，并且PDAC24和50和133中的参考开关44和131在NDAC 26中是闭合的，并且参考开关45,130,51和132是打开的。比较器70的输入如下：

compinp＝VCM-Vy-Vx)/2*Cs/(Cs+Cd)+(REFP-REFN)/2；和

compinm＝VCM-Vy-Vx)/2*Cs/(Cs+Cd)+(REFP-REFN)/2。

如图10F所示，对于正侧的全范围(例如，全范围＝2*(REFP-REFN))，其中(REFP-REFN)表示VREF)解耦开关38,39,72和74全部关闭(例如，打开)时，NDAC 26中的PDAC 24和50和51中的参考开关44和45是开放的，并且参考开关130,131,132和133是断开的。比较器70的输入如下：

compinp＝VCM-(Vy-Vx)/2*Cs/(Cs+Cd)+(REFP-REFN)；和

compinm＝VCM+(Vy-Vx)/2*Cs/(Cs+Cd)-(REFP-REFN)。

转到图11，图11是示出可以与可以与宽摆幅ADC一起使用的系统10的实施例相关联的示例操作150的简化流程图。在152处，可以例如通过闭合VCM开关134,135,136和137将共模电压VCM提供给ADC比较器70的输入。在154处，可以打开VCM开关134,135,136和137，并且输入开关28和29可以关闭。在156，极性比较器76可以在其输入电压Vx和Vy之间进行比较，并确定Vx是否大于Vy。如果Vx>Vy，在158，极性比较器76可以闭合去耦开关38和39(S11和S12)。另一方面，如果Vx<Vy，在160处，极性比较器76可以闭合去耦开关72和74(S21和S22)。在162处，放电开关32可以闭合。在164处，可以打开任何封闭的去耦开关。在166处，PDAC 24和NDAC 26可以连接到ADC比较器70.在168，可以打开适当的参考开关用于在相应的参考电压范围转换输入。

注意，在本说明书中，对“一个实施例”、“示例性实施例”、“实施例”、“另一个实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”中包括的各种特征(例如，元件，结构，模块，部件，步骤，操作，特性等)等旨在意味着任何这样的特征被包括在本公开的一个或多个实施例中，或者可以不一定在相同的实施例中组合。

在本文所述的各种实施例中，指示了多个开关，开关包括可暂时中断流过导体的电流的任何合适的电气部件。在示例实施例中，开关可以包括诸如功率二极管，晶闸管，功率金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极晶体管(IGBT)的功率半导体器件。可以通过图中未示出的合适的控制电路来打开或关闭开关。在各种实施例中，可以基于各种参数(包括(不受限制))时间(例如，从开始应用模拟输入电压测量)，电压和电荷(例如，在采样电容器中)开启或关闭开关，。

在上述实施例的讨论中，诸如电容器、时钟、分频器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或其他部件的电路部件可以容易地被替换，替代或以其它方式被修改以适应特定的电路需求。此外，应当注意，使用补充电子芯片、硬件、软件等为实现本公开的教导提供了同样可行的选择。

在一个示例实施例中，图中的任何数量的电路可以在相关联的电子芯片的板上实现。该板可以是可以容纳电子芯片的内部电子系统的各种部件的通用电路板，并且还可以为其它外围设备提供连接器。更具体地，电路板可以提供电连接，通过该电连接系统的其它部件可以电气通信。基于特定配置需求、处理需求、计算机设计等，任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)，存储元件等都可以适当地耦合到板上。诸如外部存储器，附加传感器，用于音频/视频显示器的控制器和其它外围芯片可以作为插入式卡通过电缆附接到板上，或者被集成到板本身中。

在另一个示例实施例中，图的电路可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的相关联的组件和电路的芯片)或被实现为插件模块应用电子芯片的具体硬件。注意，本公开的特定实施例可以部分地或全部地容易地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可能包含数字，模拟，混合信号和通常的射频功能：所有这些都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，其中多个单独的IC位于单个电子封装内并被配置为通过电子封装彼此紧密地相互作用。在各种其他实施例中，如本文所述的功能可以在专用集成电路(ASIC)，现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅芯中实现。在各种其他实施例中，本文所描述的功能可以在以支持这些功能的结构中布置的一个或多个可配置(例如可编程))元件内运行的软件或固件的仿真形式来实现。

还必须注意，本文概述的所有规格、尺寸和关系(例如，部件的数量，逻辑操作等)仅仅是为了示例和教导的目的而提供的。在不脱离本公开的精神或所附权利要求的范围的情况下，这样的信息可以相当大地变化。这些规范仅适用于一个非限制性实例，因此，它们应被解释为如此。在前面的描述中，已经参考特定组件布置来描述了示例性实施例。在不脱离所附权利要求的范围的情况下，可以对这些实施例进行各种修改和改变。因此，描述和附图被认为是说明性的而不是限制性的。

注意，上面参考附图讨论的活动可应用于涉及信号处理的任何集成电路，特别是那些依靠信号来执行专门的软件程序或算法的集成电路，其中一些可能与处理数字化的实际时间数据。某些实施例可以涉及汽车应用，例如电池功率传感器和相关附件。某些其他实施例可以涉及多DSP信号处理，浮点处理，信号/控制处理，固定功能处理，微控制器应用等。在某些上下文中，本文讨论的特征可以应用于汽车系统、医疗系统、科学仪器仪表、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流检测、仪表(可高精度)以及其他基于数字处理的系统。

此外，上述讨论的某些实施例可以用于数字信号处理技术，用于医学成像、患者监视、医疗仪器和家庭医疗保健。这可能包括肺监护仪、加速度计、心率监测器、起搏器等。其他应用可涉及用于安全系统的汽车技术(例如，稳定性控制系统、驾驶员辅助系统、制动系统、信息娱乐和任何种类的内部应用)。此外，动力总成系统(例如混合动力和电动车辆)可以将电力监控，控制系统，报告控制，维护活动等中的高精度数据转换产品中描述的功能应用于此。

在其他示例情况下，本公开的教导可以应用于包括有助于驱动生产率，能量效率和可靠性的过程控制系统的工业市场。在消费者应用中，上述电路的教导可用于图像处理，自动对焦和图像稳定(例如，对于数码相机，摄像机等)。其他消费类应用可以包括用于家庭影院系统，DVD刻录机和高清电视的音频和视频处理器。其他消费者应用可以涉及高级触摸屏控制器(例如，用于任何类型的便携式媒体芯片)。因此，这些技术可以很容易地部分成为智能手机，平板电脑，安全系统，PC，游戏技术，虚拟现实，模拟训练等。

注意，通过本文提供的许多示例，可以根据两个，三个，四个或更多个电气部件描述相互作用。然而，这仅仅是为了清楚和示例的目的而实现的。应当理解，可以以任何合适的方式来巩固该系统。沿着类似的设计替代方案，图中所示的组件，模块和元件中的任何一个可以以各种可能的配置组合，所有这些配置都明确地在本说明书的广泛范围内。在某些情况下，仅通过参考有限数量的电气元件来描述给定的一组流的一个或多个功能可能更容易。应当理解，图的电路及其教导是容易地可扩展的并且可以容纳大量组件以及更复杂/复杂的布置和配置。因此，所提供的实施例不应该限制范围或抑制潜在地应用于无数其他架构的电路的广泛教导。

还重要的是注意，参考前面的图描述的操作和步骤仅示出可以由系统执行或在系统内执行的一些可能的情形。这些操作中的一些可以在适当的情况下被删除或删除，或者这些步骤可以被修改或改变，而不脱离讨论的概念的范围。此外，这些操作的时序和/或顺序可以被显着地改变，并且仍然实现本公开中教导的结果。上述业务流程是为了举例和讨论的目的而提供的。系统提供了很大的灵活性，因为在不脱离所讨论的概念的教导的情况下，可以提供任何合适的布置，年表，配置和定时机制。

可以为本领域技术人员确定许多其它改变，替换，变化，改变和修改，并且本公开意图包括落入范围内的所有这样的改变，替换，变化，改变和修改的所附权利要求。为协助美国专利商标局(USPTO)，另外，任何在本申请中发表的任何专利的读者，在解释所附权利要求时，申请人都希望注意到申请人：(a)不打算所附权利要求援引35个USC的第6(6)段第112条，除非在特定权利要求书中具体使用“在意”或“步骤”一词，(b)并不打算通过本说明书中的任何声明以本文所附权利要求中没有反映的任何方式来限制本公开。

其他注意事项、举例和实施

注意，上述装置的所有可选特征也可以相对于本文描述的方法或过程来实现，并且示例中的细节可以在一个或多个实施例中的任何地方使用。在第一个例子中，提供了可以作为任何类型的电子设备的一部分的系统(其可以包括任何合适的电路、分频器、电容器、电阻器、电感器、ADC、DFF、逻辑门、软件、硬件、链接等)设备(例如，计算机)，其还可以包括耦合到多个电子部件的电路板。该系统可以包括包括一对二进制加权转换电容器阵列，一对采样电容器和多个开关的ADC，具有用于执行采样阶段、电荷转移阶段和位试验阶段的装置。

ADC包括用于将采样电容器与转换电容器阵列去耦的装置，用于将采样电容器的底板耦合到模拟输入电压的装置，用于将采样电容器的顶板耦合到共模电压的装置(VCM)，以及用于在采样阶段期间相应地施加模拟输入电压以对采样电容器充电的装置。ADC还包括用于将采样电容器的底板与模拟输入电压去耦的装置，用于将采样电容器的底板彼此短路的装置，用于将采样电容器的顶板与共模电压分离的装置以及用于将采样电容器的顶板耦合到转换电容器的顶板的装置，以在电荷转移阶段期间将采样电容器中的电荷分配到转换电容器。ADC还包括用于将采样电容器与转换电容器去耦的装置，以及用于在位测试阶段期间将转换电容器的顶板耦合到差分比较器的装置。

在这些情况下(上述)的“装置”可以包括(但不限于)使用本文讨论的任何合适的组件以及任何合适的软件、电路、集线器、计算机代码、逻辑、算法、硬件、控制器接口、链路、总线、通信路径等。在第二示例中，系统包括进一步包括机器可读指令的存储器，当被执行时，系统执行上述任何活动。