1.一种锁定检测电路，其特征在于，所述锁定检测电路分别与，锁相环的参考信号输入端和反馈信号输入端，以及控制器相耦合，所述锁定检测电路包括：相位比较电路以及与所述相位比较电路相耦合的状态检测电路；
所述相位比较电路用于分别从所述锁相环的参考信号输入端接收参考信号，从所述锁相环的反馈信号输入端接收反馈信号，以及从所述控制器接收工作模式信号，其中，所述工作模式信号指示了所述锁相环在理想锁定状态下的工作模式，所述工作模式包括第一工作模式和第二工作模式，在所述第一工作模式下，所述参考信号的相位滞后于所述反馈信号的相位，在所述第二工作模式下，所述反馈信号的相位滞后于所述参考信号的相位；
所述相位比较电路还用于根据所述参考信号、所述反馈信号以及所述工作模式信号，生成对比信号，所述对比信号指示了所述锁相环在实际工作状态下的相位关系与在所述理想锁定状态下的相位关系是否相同，其中，所述锁相环在实际工作状态下的相位关系即所述参考信号和所述反馈信号的相位关系；
所述状态检测电路用于获取时钟信号和所述对比信号，并根据所述时钟信号和所述对比信号，对所述锁相环的工作状态进行检测，所述工作状态包括锁定状态或失锁状态。
2.根据权利要求1所述的锁定检测电路，其特征在于，所述相位比较电路，包括：数据触发器和逻辑门；
所述数据触发器的时钟信号输入端用于接收所述参考信号，所述数据触发器的数据信号输入端用于接收所述反馈信号，所述数据触发器的输出端与所述逻辑门的第一输入端连接，所述数据触发器用于以所述参考信号为采样时钟信号，对所述反馈信号的电平进行采样得到采样信号；
所述逻辑门用于通过所述第一输入端接收所述采样信号，并通过所述逻辑门的第二输入端接收所述工作模式信号，以及根据所述采样信号和所述工作模式信号进行逻辑运算，生成所述对比信号。
3.根据权利要求1所述的锁定检测电路，其特征在于，所述相位比较电路，包括：数据触发器和逻辑门；
所述数据触发器的时钟信号输入端用于接收所述反馈信号，所述数据触发器的数据信号输入端用于接收所述参考信号，所述数据触发器的输出端与所述逻辑门的第一输入端连接，所述数据触发器用于以所述反馈信号为采样时钟信号，对所述参考信号的电平进行采样得到采样信号；
所述逻辑门用于通过所述第一输入端接收所述采样信号，并通过所述逻辑门的第二输入端接收所述工作模式信号，以及根据所述采样信号和所述工作模式信号进行逻辑运算，生成所述对比信号。
4.根据权利要求2或3所述的锁定检测电路，其特征在于，
所述逻辑运算为异或运算或同或运算中的一种。
5.根据权利要求4所述的锁定检测电路，其特征在于，所述状态检测电路，包括：计数器和比较器；
所述计数器的输入端用于接收所述对比信号，所述计数器的时钟信号端用于接收所述时钟信号，所述计数器的输出端与所述比较器的输入端连接，所述计数器用于根据所述时钟信号，在预设的计数周期内对所述对比信号中的预设电平进行计数得到计数结果，并将所述计数结果发送至所述比较器；
所述比较器用于将所述计数结果与预设的计数阈值进行比较，并根据比较结果，对所述锁相环的工作状态进行检测。
6.根据权利要求5所述的锁定检测电路，其特征在于，
在所述工作模式信号以高电平指示所述锁相环在理想锁定状态下的工作模式为第一工作模式，以及所述工作模式信号以低电平指示所述锁相环在理想锁定状态下的工作模式为第二工作模式的情况下，
当所述采样信号是由所述数据触发器以所述参考信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过异或运算生成时，所述预设电平为高电平；或者，
当所述采样信号是由所述数据触发器以所述反馈信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过同或运算生成时，所述预设电平为高电平；或者，
当所述采样信号是由所述数据触发器以所述参考信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过同或运算生成时，所述预设电平为低电平；或者，
当所述采样信号是由所述数据触发器以所述反馈信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过异或运算生成时，所述预设电平为低电平。
7.根据权利要求5所述的锁定检测电路，其特征在于，
在所述工作模式信号以低电平指示所述锁相环在理想锁定状态下的工作模式为第一工作模式，以及所述工作模式信号以高电平指示所述锁相环在理想锁定状态下的工作模式为第二工作模式的情况下，
当所述采样信号是由所述数据触发器以所述参考信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过异或运算生成时，所述预设电平为低电平；或者，
当所述采样信号是由所述数据触发器以所述反馈信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过同或运算生成时，所述预设电平为低电平；或者，
当所述采样信号是由所述数据触发器以所述参考信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过同或运算生成时，所述预设电平为高电平；或者，
当所述采样信号是由所述数据触发器以所述反馈信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过异或运算生成时，所述预设电平为高电平。
8.根据权利要求5至7任一所述的锁定检测电路，其特征在于，所述比较器，具体用于：
将所述计数结果与预设的计数阈值进行比较，当所述计数结果大于所述计数阈值时，确定所述锁相环的工作状态为失锁状态；
当所述计数结果不大于所述计数阈值时，确定所述锁相环的工作状态为锁定状态。
9.根据权利要求1至8任一所述的锁定检测电路，其特征在于，所述状态检测电路获取的所述时钟信号为所述参考信号；
或者，所述锁定检测电路还包括：时钟发生器，所述状态检测电路还用于从所述时钟发生器获取所述时钟信号。
10.一种锁定检测方法，其特征在于，应用于锁定检测电路，所述锁定检测电路包括：相位比较电路以及与所述相位比较电路相耦合的状态检测电路，所述锁定检测电路分别与，锁相环的参考信号输入端和反馈信号输入端，以及控制器相耦合，所述方法包括：
分别从所述锁相环的参考信号输入端接收参考信号，从所述锁相环的反馈信号输入端接收反馈信号，以及从所述控制器接收工作模式信号，其中，所述工作模式信号指示了所述锁相环在理想锁定状态下的工作模式，所述工作模式包括第一工作模式和第二工作模式，在所述第一工作模式下，所述参考信号的相位滞后于所述反馈信号的相位，在所述第二工作模式下，所述反馈信号的相位滞后于所述参考信号的相位；
根据所述参考信号、所述反馈信号以及所述工作模式信号，生成对比信号，所述对比信号指示了所述锁相环在实际工作状态下的相位关系与在所述理想锁定状态下的相位关系是否相同，其中，所述锁相环在实际工作状态下的相位关系即所述参考信号和所述反馈信号的相位关系；
获取时钟信号和所述对比信号，并根据所述时钟信号和所述对比信号对所述锁相环的工作状态进行检测，所述工作状态包括锁定状态或失锁状态。
11.根据权利要求10所述的方法，其特征在于，所述根据所述参考信号、所述反馈信号以及所述工作模式信号，生成对比信号，包括：
将所述参考信号作为采样时钟信号，对所述反馈信号的电平进行采样，得到采样信号；
根据所述采样信号和所述工作模式信号进行逻辑运算，生成所述对比信号。
12.根据权利要求10所述的方法，其特征在于，所述根据所述参考信号、所述反馈信号以及所述工作模式信号，生成对比信号，包括：
将所述反馈信号作为采样时钟信号，对所述参考信号的电平进行采样，得到采样信号；
根据所述采样信号和所述工作模式信号进行逻辑运算，生成所述对比信号。
13.根据权利要求11或12所述的方法，其特征在于，所述逻辑运算为异或运算或同或运算中的一种。
14.根据权利要求13所述的方法，其特征在于，所述根据所述时钟信号和所述对比信号对所述锁相环的工作状态进行检测，包括：
根据所述时钟信号，在预设的计数周期内对所述对比信号的预设电平进行计数得到计数结果；
将计数结果与预设的计数阈值进行比较，并根据比较结果，对所述锁相环的工作状态进行检测。
15.根据权利要求14所述的方法，其特征在于，
在所述工作模式信号以高电平指示所述锁相环在理想锁定状态下的工作模式为第一工作模式，以及所述工作模式信号以低电平指示所述锁相环在理想锁定状态下的工作模式为第二工作模式的情况下，
当所述采样信号是由所述数据触发器以所述参考信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过异或运算生成时，所述预设电平为高电平；
或者，当所述采样信号是由所述数据触发器以所述反馈信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过同或运算生成时，所述预设电平为高电平；
或者，当所述采样信号是由所述数据触发器以所述参考信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过同或运算生成时，所述预设电平为低电平；
或者，当所述采样信号是由所述数据触发器以所述反馈信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过异或运算生成时，所述预设电平为低电平。
16.根据权利要求14所述的方法，其特征在于，
在所述工作模式信号以低电平指示所述锁相环在理想锁定状态下的工作模式为第一工作模式，以及所述工作模式信号以高电平指示所述锁相环在理想锁定状态下的工作模式为第二工作模式的情况下，
当所述采样信号是由所述数据触发器以所述参考信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过异或运算生成时，所述预设电平为低电平；
或者，当所述采样信号是由所述数据触发器以所述反馈信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过同或运算生成时，所述预设电平为低电平；
或者，当所述采样信号是由所述数据触发器以所述参考信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过同或运算生成时，所述预设电平为高电平；
或者，当所述采样信号是由所述数据触发器以所述反馈信号作为采样时钟信号进行采样得到，且所述对比信号是由所述逻辑门通过异或运算生成时，所述预设电平为高电平。
17.根据权利要求14至16任一所述的方法，其特征在于，所述将所述计数结果与预设的计数阈值进行比较，并根据比较结果，对所述锁相环的工作状态进行检测，包括：
将所述计数结果与预设的计数阈值进行比较，当所述计数结果大于所述计数阈值时，确定所述锁相环的工作状态为失锁状态；
当所述计数结果不大于所述计数阈值时，确定所述锁相环的工作状态为锁定状态。
18.根据权利要求10至17任一所述的方法，其特征在于，所述时钟信号为所述参考信号；或者，所述时钟信号为时钟发生器生成的信号。
19.一种锁相电路，其特征在于，所述锁相电路包括：锁相环、控制器以及如权利要求1至9任一所述的锁定检测电路，所述锁定检测电路分别与，锁相环的参考信号输入端和反馈信号输入端，以及控制器相耦合；
所述锁相环用于通过所述参考信号输入端向所述锁定检测电路发送参考信号，并通过所述反馈信号输入端向所述锁定检测电路发送反馈信号；
所述控制器用于向所述锁定检测电路发送工作模式信号，所述工作模式信号指示了所述锁相环在理想锁定状态下的工作模式，所述工作模式包括第一工作模式和第二工作模式，在第一工作模式下，所述参考信号的相位滞后于所述反馈信号的相位，在所述第二工作模式下，所述反馈信号的相位滞后于所述参考信号的相位。