【技术领域】
本发明是有关于一种集成电路，且特别是有关于一种系统芯片及其终端阻抗元件的校正方法。
【背景前技术】
如集成电路技术者所知，各种电子电路可集积/成形于芯片上。为了要使芯片(集成电路)能向外部其他电路/芯片进行通信(例如交换数据)，芯片上会设有焊垫(pad)。芯片的核心电路可以经由焊垫输出数据信号至外部通信通道，以及/或是芯片的核心电路可以经由焊垫接收外部通信通道所传输的数据信号。基于高频通信需求，芯片内通常配置有终端阻抗元件，用以与外部通信通道的外部电子元件进行阻抗匹配。
芯片与外部电子元件进行传输之前，通常需要先执行初始化程序，校正终端阻抗元件的阻值，使得终端阻抗元件与外部电子元件阻抗匹配。现有技术对集成电路的终端阻抗元件进行校正的方法需要利用专属的外部参考电阻器。在此以配置有系统芯片(systemonchip,soc)与动态随机存取存储器(dynamicrandomaccessmemory，以下称dram)芯片的印刷电路板(printcircuitboard,pcb)作为说明范例。系统芯片经由印刷电路板的导线而电性连接至dram芯片。dram芯片专用的一个(或多个)第一外部参考电阻器亦被配置在印刷电路板上。利用专属的第一外部参考电阻器，dram芯片内部的终端阻抗元件的阻值可以被校正。相类似地，系统芯片专用的一个(或多个)第二外部参考电阻器亦被配置在印刷电路板上。利用专属的第二外部参考电阻器，系统芯片内部的终端阻抗元件的阻值可以被校正。「利用专属(额外)的外部参考电阻器来校正芯片内部的终端阻抗元件的阻值」为已知技术，故不再赘述。可想而知，印刷电路板上的每一个芯片(集成电路)各自需要外部参考电阻器，其不仅会增加成本外，该多个外部参考电阻器还会占据印刷电路板的面积。
技术实现要素：
本发明提供一种系统芯片(systemonchip,soc)及其终端阻抗元件的校正方法，其可以省去系统芯片专用的外部参考电阻器。利用动态随机存取存储器(dynamicrandomaccessmemory,dram)芯片内部的经校正终端阻抗元件，系统芯片可以校正第一终端阻抗元件的阻值。
本发明的实施例提供一种系统芯片。系统芯片包括焊垫、第一终端阻抗元件以及校正电路。焊垫耦接至外部的动态随机存取存储器芯片，其中动态随机存取存储器芯片包含经校正终端阻抗元件。第一终端阻抗元件耦接于该焊垫。校正电路耦接至第一终端阻抗元件的控制端，以控制第一终端阻抗元件的阻值。于初始化期间，校正电路利用经校正终端阻抗元件的阻值来校正第一终端阻抗元件的阻值。
在本发明的另一实施例提供一种系统芯片的终端阻抗元件的校正方法。系统芯片的终端阻抗元件的校正方法包括以下步骤：使系统芯片的第一终端阻抗元件耦接至外部的动态随机存取存储器芯片内的经校正终端阻抗元件；以及于初始化期间，由校正电路利用经校正终端阻抗元件的阻值来校正第一终端阻抗元件的阻值。
基于上述，本发明实施例所提出的系统芯片及其终端阻抗元件的校正方法能利用在动态随机存取存储器芯片内部的经校正终端阻抗元件，来校正系统芯片内部的第一终端阻抗元件。如此一来，在进行第一终端阻抗元件的校正过程中，系统芯片专用的外部参考电阻器可以被省去。再者，因为利用动态随机存取存储器芯片内部的经校正终端阻抗元件来校正系统芯片的第一终端阻抗元件，因此系统芯片的第一终端阻抗元件跟动态随机存取存储器芯片的经校正终端阻抗元件会更有相依性，阻抗会更为匹配。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
图1是依据本发明一实施例所绘示系统芯片及动态随机存取存储器芯片的电路方块示意图。
图2是依照本发明一实施例所绘示的系统芯片的终端阻抗元件的校正方法的流程示意图。
图3是依照本发明一实施例所示系统芯片及动态随机存取存储器芯片的电路方块示意图。
图4是依照本发明再一实施例所绘示的系统芯片的终端阻抗元件的校正方法的流程示意图。
图5是依照本发明另一实施例的系统芯片及动态随机存取存储器芯片的电路方块示意图。
图6是依照本发明又一实施例所绘示的系统芯片的终端阻抗元件的校正方法的流程示意图。
图7是依照本发明一实施例说明图5所示校正电路的电路方块示意图。
图8是依照本发明再一实施例所绘示的系统芯片的终端阻抗元件的校正方法的流程示意图。
【符号说明】
10：动态随机存取存储器芯片
11、110：功能电路
12、120、520：校正电路
13：经校正终端阻抗元件
14、15：存储器芯片焊垫
20：通信通道
30：外部参考电阻器
100、500：系统芯片
121、521：电压比较器
122、522：控制电路
130：第一终端阻抗元件
140：焊垫
550：第二终端阻抗元件
523：第二参考阻抗元件
524：第一参考阻抗元件
525：共同节点
gnd：接地点
s210、s220、s221、s222、s610、s620、s810、s820、s830、s840：步骤
vss2：第二电压轨线
vref1、vref2：参考电压
vsep1：第一分压
vdd1、vdd2：第一电压轨线
【具体实施方式】
在本案说明书全文(包括申请专利范围)中所使用的「耦接(或连接)」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
请参照图1，图1是依据本发明一实施例所绘示的系统芯片(systemonchip,soc)100与动态随机存取存储器(dynamicrandomaccessmemory，以下称dram)芯片10的电路方块示意图。于图1所示实施例中，dram芯片10包括功能电路11、校正电路12、终端阻抗元件13、存储器芯片焊垫14与存储器芯片焊垫15。功能电路11的通信端可以经由存储器芯片焊垫14输出数据信号至通信通道20，以及/或是功能电路11可以经由存储器芯片焊垫14接收通信通道20所传输的数据信号。所述通信通道20可以是印刷电路板(printcircuitboard,pcb)的导线。终端阻抗元件13的第一端耦接至存储器芯片焊垫14。终端阻抗元件13的第二端耦接至dram芯片10内的第一电压轨线vdd1。校正电路12可以校正终端阻抗元件13的阻值，以进行阻抗匹配的程序。
于初始化期间，dram芯片10的终端阻抗元件13需要校正。在图1所示实施例中，dram芯片10配置有专用的一个(或多个)外部参考电阻器30。此外部参考电阻器30亦被配置在印刷电路板上。此外部参考电阻器30耦接于存储器芯片焊垫15与接地点gnd之间。校正电路12的第一端与第二端分别耦接至存储器芯片焊垫15与终端阻抗元件13的控制端。依据专属的外部参考电阻器30的阻值，校正电路12可以校正dram芯片10内部的终端阻抗元件13的阻值。「校正电路12利用专属(额外)的外部参考电阻器30来校正dram芯片10内部的终端阻抗元件13的阻值」为已知技术，故不再赘述。在完成校正后，终端阻抗元件13可以被称为「经校正终端阻抗元件」。
系统芯片100包括功能电路110、校正电路120、第一终端阻抗元件130与焊垫140。焊垫140经由通信通道20耦接至外部的dram芯片10的存储器芯片焊垫14。功能电路110的通信端可以经由焊垫140而从通信通道20接收数据信号，以及/或是功能电路110可以经由焊垫140输出数据信号至通信通道20。第一终端阻抗元件130的第一端与第二端分别耦接于焊垫140以及系统芯片100的第二电压轨线vss2。系统芯片100可先等待dram芯片10与外部参考电阻器30完成阻抗校正后，利用dram芯片10的经校正终端阻抗元件13的阻值来校正第一终端阻抗元件130的阻值。
图2是依照本发明一实施例所绘示的系统芯片的终端阻抗元件的校正方法的流程示意图。请参照图1与图2，于步骤s210中，系统芯片100的第一终端阻抗元件130被耦接至外部的dram芯片10的经校正终端阻抗元件13。在初始化期间，等待dram芯片10依据外部参考电阻器30执行阻抗校正程序，使dram芯片的终端阻抗元件13被校正成为经校正终端阻抗元件13。接着系统芯片100的校正电路120可以利用经校正终端阻抗元件13的阻值来校正系统芯片100的第一终端阻抗元件130的阻值(步骤s220)。如此一来，在进行第一终端阻抗元件130的校正过程中，系统芯片100不需要专用的外部参考电阻器。再者，因为利用dram芯片10内部的经校正终端阻抗元件13来校正系统芯片100的第一终端阻抗元件130，因此系统芯片100的第一终端阻抗元件130跟dram芯片10的经校正终端阻抗元件13会更有相依性，阻抗会更为匹配。
dram芯片10的第一电压轨线vdd1的电压不同于系统芯片100的第二电压轨线vss2的电压。举例来说(但不限于此)，dram芯片10的第一电压轨线vdd1的电压可以是系统电压(例如1.2伏特、1.5伏特或其他电压电位)。而系统芯片100的第二电压轨线vss2的电压可以是接地电压(例如0伏特或其他电压电位)。在一些实施例中，校正电路120更耦接至系统芯片100的焊垫140，以量测经校正终端阻抗元件13与第一终端阻抗元件130之间的第一分压vsep1。校正电路120依据第一分压vsep1而对应调整第一终端阻抗元件130的阻值。
图3是依照本发明一实施例所示系统芯片及dram芯片的电路方块示意图。与图1相较，其差异在于图3所示校正电路120还包括电压比较器121以及控制电路122，其余部分皆为相同，在不在此赘述。电压比较器121的第一输入端耦接至焊垫140，以接收第一分压vsep1。电压比较器121的第二输入端耦接至参考电压vref1。参考电压vref1的电压电位可以依照设计需求来决定。电压比较器121可以比较第一分压vsep1与参考电压vref1，然后将比较结果提供给控制电路122。控制电路122的输入端耦接至电压比较器121的输出端，以接收前述比较结果。根据此比较结果，控制电路122可校正第一终端阻抗元件130的阻值。
图4是依照本发明再一实施例所绘示的系统芯片的终端阻抗元件的校正方法的流程示意图。图4所示步骤s210与步骤s220可以参照图2的相关说明，故不再赘述。于图4所示实施例中，步骤s220包括子步骤s221与s222。请参照图3与图4，于步骤s221中，校正电路120的电压比较器121可以量测经校正终端阻抗元件13与第一终端阻抗元件130之间的第一分压vsep1。于步骤s222中，校正电路120可以依据第一分压vsep1而对应调整第一终端阻抗元件130的阻值。详而言之，电压比较器121可以比较第一分压vsep1与参考电压vref1，以获得比较结果。控制电路122依据电压比较器121所输出的比较结果而对应调整第一终端阻抗元件130的阻值。举例来说(但不限于此)，当第一分压vsep1低于参考电压vref1时，第一终端阻抗元件130的阻值可以被调增。当第一分压vsep1高于参考电压vref1时，第一终端阻抗元件130的阻值可以被调减。
图5是依照本发明另一实施例的系统芯片100及dram芯片10的电路方块示意图。图5所示dram芯片10、通信通道20与外部参考电阻器30可以参照图1的相关说明，故不再赘述。图5所示的系统芯片500包括功能电路110、校正电路520、第一终端阻抗元件130、第二终端阻抗元件550与焊垫140。图5所示功能电路110、校正电路520、第一终端阻抗元件130与焊垫140可参照图1与图3所示功能电路110、校正电路120、第一终端阻抗元件130与焊垫140的相关说明来类推，故不再赘述。于图5所示实施例中，校正电路520可耦接第二终端阻抗元件550的控制端，借此调整第二终端阻抗元件550的阻值。第二终端阻抗元件550的第一端耦接至焊垫140，第二终端阻抗元件550的第二端耦接至第一电压轨线vdd2。第一电压轨线vdd2的电压不同于第二电压轨线vss2的电压。举例来说(但不限于此)，第一电压轨线vdd2的电压可以是系统电压(例如1.2伏特、1.5伏特或其他电压电位)，而第二电压轨线vss2的电压可以是接地电压(例如0伏特或其他电压电位)。
图6是依照本发明又一实施例所绘示的系统芯片的终端阻抗元件的校正方法的流程示意图。请参照图5与图6，在步骤s210中，系统芯片500的第一终端阻抗元件130被耦接至外部的dram芯片10的经校正终端阻抗元件13。于初始化期间，校正电路520可以截止系统芯片500的第二终端阻抗元件550(步骤s610)。第二终端阻抗元件550被截止，意味着第二终端阻抗元件550呈现开路状态(理想上其阻值可以视为无限大)。于图6所示步骤s220中，校正电路520可以在初始化期间利用经校正终端阻抗元件13的阻值来校正第一终端阻抗元件130的阻值。图6所示步骤s220可以参照图1至图4的相关说明，故不再赘述。在初始化期间，校正电路520还可以利用第一终端阻抗元件130的阻值来校正第二终端阻抗元件550的阻值(步骤s620)。
图7是依照本发明一实施例说明图5所示校正电路520的电路方块示意图。于图7所示实施例中，校正电路520包含电压比较器121、控制电路122、电压比较器521、控制电路522、第一参考阻抗元件524与第二参考阻抗元件523。电压比较器121的第一输入端耦接至焊垫140，以接收第一分压vsep1。电压比较器121的第二输入端耦接至参考电压vref1。图7所示电压比较器121与控制电路122可以参照图3的相关说明来类推，故不再赘述。于图7所示实施例中，第一参考阻抗元件524的阻值与第一终端阻抗元件130的阻值二者被连动控制。举例来说(但不限于此)，第一参考阻抗元件524的控制端与第一终端阻抗元件130的控制端共同受控于控制电路122所发出的同一个控制信号。于初始化期间，控制电路522可以截止第二终端阻抗元件550。控制电路122可以在初始化期间利用经校正终端阻抗元件13的阻值来校正第一终端阻抗元件130(与第一参考阻抗元件524)的阻值。在第一终端阻抗元件130(与第一参考阻抗元件524)的阻值完成校正后，控制电路122可以保持第一终端阻抗元件130(与第一参考阻抗元件524)的阻值组态，直到下一次进行初始化。
第一参考阻抗元件524的第一端耦接至共同节点525。第一参考阻抗元件524的第二端耦接至系统芯片500的第二电压轨线vss2。第二参考阻抗元件523的第一端耦接至共同节点525。第二参考阻抗元件523的第二端耦接至系统芯片500的第一电压轨线vdd2。第二参考阻抗元件523的阻值与第二终端阻抗元件550的阻值二者被连动控制。举例来说(但不限于此)，第二参考阻抗元件523的控制端与第二终端阻抗元件550的控制端共同受控于控制电路522所发出的同一个控制信号。
电压比较器521的第一输入端耦接至共同节点525。电压比较器521的第二输入端耦接至参考电压vref2。参考电压vref2的电压电位可以依照设计需求来决定。在一些实施例中，参考电压vref2可以相同于参考电压vref1。电压比较器521可以比较共同节点525的电压与参考电压vref2，然后将比较结果提供给控制电路522。控制电路522的输入端耦接至电压比较器521的输出端，以接收比较结果。控制电路522的输出端耦接至第二参考阻抗元件523的控制端与第二终端阻抗元件550的控制端。控制电路522依据电压比较器521所输出的比较结果而对应调整第二参考阻抗元件523(与第二终端阻抗元件550)的阻值。在第二参考阻抗元件523(与第二终端阻抗元件550)的阻值完成校正后，控制电路522可以保持第二参考阻抗元件523(与第二终端阻抗元件550)的阻值组态，直到下一次进行初始化。
在一较佳实施例中，当参考电压vref2相同于参考电压vref1时，可由一组控制电路同时控制电路122与控制电路522的功能。同时，也可由同一组电压比较器同时实现电压比较器121与电压比较器521的功能。
图8是依照本发明再一实施例所绘示的系统芯片的终端阻抗元件的校正方法的流程示意图。请参照图5与图8，依据专属的外部参考电阻器30的阻值，校正电路12在步骤s810中可以校正dram芯片10内部的终端阻抗元件13的阻值。步骤s810可以是已知技术，故不再赘述。在dram芯片10与外部参考电阻器30完成阻抗校正后，dram芯片10在步骤s820中被设定为连续读取模式(continuedreadmode)，且将「动态芯片上终端(dynamicon-dietermination或dynamicodt)」功能关闭(turnoff)，以便让芯片上终端(odt，例如终端阻抗元件13)保持启用(turnon)。在dram芯片10与外部参考电阻器30完成阻抗校正后，系统芯片500在步骤s830中可以利用dram芯片10的数据接脚(dqpin)的阻值来校正第一终端阻抗元件130的阻值。在第一终端阻抗元件130完成阻值校正后，系统芯片500在步骤s840中可以经校正终端阻抗元件130的阻值来校正第二终端阻抗元件550的阻值。步骤s830与步骤s840的实施细节可以参照图6所示步骤s610、步骤s220与步骤s620的相关说明，以及/或是参照图7的相关说明，故不再赘述。
综上所述，本发明诸实施例提出了系统芯片及其终端阻抗元件的校正方法。在dram芯片10内部的经校正终端阻抗元件13的阻值可以被利用来校正系统芯片内部的第一终端阻抗元件130。如此一来，在进行第一终端阻抗元件130的校正过程中不再需要系统芯片专用的外部参考电阻器，进而节省了连接外部参考电阻器所需的接脚(pin)。再者，因为利用dram芯片10内部的经校正终端阻抗元件13来校正系统芯片的第一终端阻抗元件130，因此dram芯片10的经校正终端阻抗元件13与系统芯片的第一终端阻抗元件130会更有相依性，阻抗会更为匹配。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。