一种延迟模块和多路环形振荡器的制造方法
【技术领域】
[0001]本实用新型涉及电子技术领域，特别涉及一种延迟模块和多路环形振荡器。
【背景技术】
[0002]延迟模块和压控振荡器(VCO，voltage_controlled oscillator)广泛应用于电子、通信和微处理机等领域，是锁相环(PLL，phase locked loop)的主要组成模块之一，通过改变外部控制电压可以近乎线性地改变振荡频率。其中，多路环形振荡器能提供多个精确的相位关系，常用于需要时钟相位正交的通信单元模块里。然而，多路环形振荡器缺乏谐振LC部分，意味着其频率依赖半导体参数和直流偏置。电源线上的开关噪声对环形振荡器的器件噪声影响最大，尤其在在高集成度的数字系统中。因此需要提高环形振荡器的电源噪声抑制能力。
[0003]传统的多路环形正交振荡器由多个首尾相连的CMOS反相器组成，如图1所示。传统的延迟模块(图1虚线框所示)由两个CMOS反相器共同组成，两个反相器的输出端连接到一起作为输出端out，分别输出电压Vq、Vib、Vqb、Vi。两个反相器的输入端(main、Iat)相位相差90度(如VdPVQB的相位相差90度)。四个这样的延迟模块按照图1所示相互连接组成一个完整的多路环形正交压荡器。
[0004]CMOS反相器的单元如图2所述，由于PMOS管(图2中上面的MOS管)的源端直接连接到电源端VDD，因此，这种传统的多路环形正交振荡器本质上没有电源隔离的能力，电源噪声抑制能力很差。同时，CMOS反相器由电压稳定的电源端VDD供电，对电源端VDD上的电压变化较为敏感，不能输入差分电压来控制频率大小。
[0005]因此，有必要对现有技术进行改进。
【实用新型内容】
[0006]鉴于上述现有技术的不足之处，本实用新型的目的在于提供一种延迟模块和多路环形振荡器，以解决现有多路环形正交振荡器电源噪声抑制能力很差，需要引入额外电源管理模块(如LD0)的问题。
[0007]为了达到上述目的，本实用新型采取了以下技术方案:
[0008]—种延迟模块，其包括:
[0009]用于根据输入的差分电压控制输出的时钟信号的频率并进行缓冲的缓冲单元；
[0010]用于提供电压增益和直流偏置电流的反相单元；
[0011 ]所述缓冲单元的输出端连接反相单元的输出端。
[0012]所述的延迟模块中，所述缓冲单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管和电阻；
[0013]所述第一MOS管的栅极连接缓冲单元的输入端;第一 MOS管的源极连接其漏极和衬底、还连接第二 MOS管的漏极;第二 MOS管的栅极通过电阻连接第二差分端，第二 MOS管的源极和衬底连接第三MOS管的漏极和第四MOS管的栅极，第三MOS管的源极和衬底连接第一差分端，第三MOS管的栅极连接反相单元和基准端，第四MOS管的漏极连接电源端，第四MOS管的衬底接地，第四MOS管的源极连接反相单元和缓冲单元的输出端。
[0014]所述的延迟模块中，所述第一MOS管、第二MOS管、第三MOS管均为PMOS管；第四MOS管为NMOS管。
[0015]所述的延迟模块中，所述反相单元包括第五MOS管和第六MOS管；
[0016]所述第五MOS管的栅极连接反相单元的输入端;第五MOS管的漏极连接第四MOS管的源极、第六MOS管的漏极和反相单元的输出端;第五MOS管源极和衬底接地，所述第六MOS管的栅极连接基准端和第三MOS管的栅极，第六MOS管的源极和衬底接地。
[0017]所述的延迟模块中，所述第五MOS管和第六MOS管为NMOS管。
[0018]—种多路环形振荡器，其特征在于，包括所述的延迟模块;所述延迟模块为4个，分别为:第一延迟模块、第二延迟模块、第三延迟模块和第四延迟模块；
[0019]所述第一延迟模块的第一输入端连接第四延迟模块的输出端和第二延迟模块的第二输入端，第一延迟模块的第二输入端连接第三延迟模块的输出端和第四延迟模块的第一输入端，第一延迟模块的输出端连接第二延迟模块的第一输入端和第三延迟模块的第二输入端，所述第二延迟模块的输出端连接第三延迟模块的第一输入端和第四延迟模块的第二输入端；
[0020]延迟模块的第一输入端为缓冲单元的输入端，延迟模块的第二输入端为反相单元的输入端，延迟模块的输出端为缓冲单元与反相单元的输出端。
[0021]相较于现有技术，本实用新型提供的延迟模块和多路环形振荡器，由缓冲单元根据输入的差分电压控制输出的时钟信号的频率并进行缓冲，反相单元提供电压增益和直流偏置电流;通过缓冲单元的缓冲能增加阻抗，以提高抗电源噪声能力，还实现了输入差分电压来控制频率的功能;通过反相单元引入直流偏置电流，能有效降低多路环形振荡器的起振条件，从而提高了多路环形振荡器的最高输出频率。
【附图说明】
[0022]图1为现有的多路环形振荡器的电路图。
[0023]图2为现有的多路环形振荡器中反相器的电路图。
[0024]图3为本实用新型实施例提供的多路环形振荡器的电路图。
[0025]图4为本实用新型实施例提供的多路环形振荡器中延迟模块的电路图。
[0026]图5为本实用新型实施例提供的参考电路的电路图。
[0027]图6为本实用新型实施例提供的多路环形振荡器在三种不同工艺角下仿真的电压-频率调谐图。
[0028]图7为本实用新型实施例提供的多路环形振荡器在最高频率下的瞬态响应输出的时间-电压曲线图。
【具体实施方式】
[0029]本实用新型提供一种延迟模块和多路环形振荡器。为使本实用新型的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本实用新型进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0030]请参阅图3，本实用新型实施例提供的多路环形振荡器包括四个延迟模块，具体为第一延迟模块I O、第二延迟模块20、第三延迟模块30和第四延迟模块40。所述第一延迟模块10的第一输入端al连接第四延迟模块40的输出端c4和第二延迟模块20的第二输入端b2，第一延迟模块10的第二输入端bl连接第三延迟模块30的输出端c3和第四延迟模块40的第一输入端a4，第一延迟模块10的输出端Cl连接第二延迟模块20的第一输入端a2和第三延迟模块30的第二输入端b3，所述第二延迟模块20的输出端c2连接第三延迟模块30的第一输入端a3和第四延迟模块40的第二输入端b4。
[0031]第一延迟模块10输出第一时钟信号Vq，第二延迟模块20输出第二时钟信号Vib，第三延迟模块30输出第三时钟信号Vqb，第四延迟模块40输出第四时钟信号V1。基于多路环形振荡器的特性，所产生的时钟信号的相位差不同，相邻两个时钟信号的相位相差90度，相对位置的时钟信号的相位相差180度。例如，第四时钟信号V1SO度(360度)，则第一时钟信号Vq为90度，第二时钟信号Vib为180度，第三时钟信号V?为270度。
[0032]上述四个延迟模块的单元结构和参数均相同，以保证输出时钟信号的频率特性和幅值保持一致。此处以第一延迟模块10为例。所述延迟模块(即第一延迟模块10)包括缓冲单元11和反相单元12。缓冲单元11的输入端Vinbuf即各延迟模块的第一输入端(对应al?a4)，反相单元12的输入端Vinlat即各延迟模块的第二输入端(对应bl~b2)。缓冲单元11的输出端Vout与反相单元12的输出端相连，作为各延迟模块的输出端(对应cl~c4)。
[0033]所述缓冲单元11用于根据输入的差分电压控制输出的时钟信号的频率控制并进行缓冲。反相单元12用于提供多路环形振荡器正常工作需要的电压增益以及合适的直流偏置电流，有助于减少整体功耗同时缩小电路尺寸。所述缓冲单元11连接反相单元12。
[0034]请一并参阅图4，所述缓冲单元11包括第一MOS管Ml、第二MOS管M2、第三MOS管M3、第四MOS管M4和电阻Rg。所述第一 MOS管Ml的栅极连接缓冲单元11的输入端Vinbuf(即延迟模块的第一输入端)；第一 MOS管Ml的源极连接其漏极和衬底、还连接第二 MOS管M2的漏极;第二 MOS管M2的栅极通过电阻Rg连接第二差分端Vc，第二 MOS管M2的源极和衬底连接第三MOS管M3的漏极和第四MOS管M4的栅极，第三MOS管M3的源极和衬底连接第一差分端Vb，第三MOS管M3的栅极连接反相单元12和基准端(用于输入参考电压Vref)，第四MOS管M4的漏极连接电源端VDD，第四MOS管M4的衬底接地，第四MOS管M4的源极连接反相单元12和缓冲单元的输出端Vout。
[0035]其中，所述第一MOS管Ml、第二MOS管M2、第三MOS管M3均为PMOS管。第四MOS管M4为NMOS 管。
[0036]第一 MOS管Ml、第二 MOS管M2、第三MOS管M3和电阻Rg组成该延迟模块的相移网络。该相移网络主要功能是调整输出频率，以及为第四MOS管M4的栅极提供合适的直流偏置电压。第一 MOS管Ml是一个以MOS电容作为所在延迟模块的隔直电容，其作用是隔离上一个延迟模块的直流电平并让交流小信号通过。
[0037]所述第一差分端Vb和第二差分端Vc组成一个差分电压控制端。第二 MOS管M2始终工作在线性区，此时，第二MOS管M2可以看作是一个受到差分电压Vtune(Vc和Vb之差)控制的交流小电阻。该交流小电阻决定了多路环形振荡器的输出频率。改变差分电压Vtune的大小即可改变多路环形振荡器输出的时钟信号的频率。
[0038]电阻Rg为第二MOS管M2的偏置电阻，用于减少第二MOS管M2栅电容的负载影响。第三MOS管M3的作用是为第四MOS管M4提供合适的直流偏置并让第二 MOS管M2保持在线性区。
[0039]第四MOS管M4作为缓冲器使用。由于第四MOS管M4的栅极连接第二MOS管M2的源极，此时输出的振荡信号从第四MOS管M4的源极输出。这种结构称之为源极跟随器，与传统的反相器相比该种结构从电源端VDD到输出端Vout的输出阻抗更大，因此，电源噪声从电源端VDD变得更难进入输出端Vout，从而提高了本实施例的多路环形振荡器的抗电源噪声能力。
[0040]单纯的缓冲器和相移网络并不能维持多路环形振荡器持续地输出时钟信号。这是因为缓冲器和相移网络会造成时钟信号的衰减。而且多路环形振荡器(即多路环形正交振荡器)没有输入端口、只有控制端和输出端、意味着上电后需要有一定的放大能力把微弱的信号不断放大形成时钟信号。所以从图3中可以看出，时钟信号有两条不同的路径，一是V1—Vq—Vib—Vqb—Vi，该路径为主路径，确定了各个节点的相位关系。二是Vi—Vib—Vi和Vq—Vqb^Vq，该路径为从路径，主要是一直放大时钟信号的电压直到饱和并维持振荡。
[0041 ] 请继续参阅图4，所述反相单元12包括第五MOS管M5和第六MOS管M6;所述第五MOS管M5的栅极连接反相单元的输入端…^*;第五MOS管M5的漏极连接第四MOS管M4的源极、第六MOS管M6的漏极和反相单元的输出端Vout(与缓冲单元同一个输出端)；第五MOS管M5源极和衬底接地，所述第六MOS管M6的栅极连接基准端和第三MOS管M3的栅极，第六MOS管M6的源极和衬底接地。
[0042]其中，所述第五MOS管M5和第六MOS管M6为NMOS管。所述第五MOS管M5用于提供多路环形振荡器正常工作需要的电压增益。第六MOS管M6用于镜像参考电流Iref从而提供合适的直流偏置电流，即第六MOS管M6的漏源电流等于参考电流Iref。镜像电流Iref的引入可以使得振荡器更容易起振，因此可用缩小第四MOS管M4的尺寸以减少第四MOS管M4的寄生电容。
[0043]需要理解的是，所述参考电流Iref由参考电路产生并传输给延迟模块中的各反相单元。如图5所示，所述参考电路包括匪OS管MN和参考电流源11。匪OS管MN的漏极连接其栅极、参考电流源Il和反相单元的基准端，NMOS管MN的源极接地。参考电流源Il是一个直流参考电流，用于提供电路直流工作点；其输出的参考电流Iref流进NMOS管MN的漏极和栅极产生一个参考电压Vref，为第六MOS管M6提供直流偏置电流。
[0044]请继续参阅图4，所述延迟模块中电源端VDD连接到NMOS管(M4)的漏极，从漏极看进去的阻抗比图2所示的反相器直接连接源极高。因此，图4所示的延迟模块具有更好的电源噪声抑制能力。对上述多路环形振荡器采用中芯国际ISOnm工艺完成设计，在1.8V标准工作电压下芯片内功耗约为31mW，最后完成的版图面积为37μηι*44μηι。
[0045]完成设计后仿真，设置差分电压Vtune在OV?1.8V变化，时钟信号的频率输出范围
0.44GHz?5.18GHz，得到如图6所示的三种不同工艺角下的电压-频率调谐图。图6中，横轴表示电压，竖轴表示频率，t表示typical，s表示slow，f表示fast。由于工艺偏差，同一晶圆上的不同位置器件属性难免出现偏差。ff、ss、tt代表单一器件所测结果为正态分布，均值为tt;最坏和最好的限制值分别为SS和??。在设计阶段使得电路在各个工艺角下都能仿真，才能使得芯片流片后更可靠。本实施例的三种工艺模型为tt、ss、ff;其中第一个字母代表NMOS，第二个字母代表PMOSc^n tt表示NMOS和PMOS都是typical型，ss表示NMOS和PMOS都是slow型，ff表示NMOS和PMOS都是fast型，sf表示NMOS为slow型且PMOS为fast型。
[0046]请一并参阅图7所示的多路环形振荡器在最高频率下的瞬态响应输出的时间-电压曲线图，横轴为时间(单位ps)，竖轴为电压(单位V)。由此可见第一时钟信号VQ、第三时钟信号Vqb和第四时钟信号V1之间的相位关系。在有效的频率输出范围0.44GHz?5.18GHz(Vtune从0-1.8V变化)，输出频率频偏1MHz处的相位噪声从-llldBc/Hz变化到-109dBc/
Hz0
[0047]综上所述，本实用新型提供的一种延迟模块和多路环形振荡器，通过将电源端VDD连接到NMOS管的漏极来增加阻抗，以提高抗电源噪声能力;通过增加差分电压控制端引入差分电压控制，从而可改变多路环形振荡器输出的时钟信号的频率;还对延迟模块的输出端引入一个补偿电流Iref，镜像电流镜使得多路环形振荡器更加容易启动，有效地降低了多路环形振荡器的起振条件，从而提高了多路环形振荡器的最高输出频率;其电路结构非常简单，成本很低。
[0048]可以理解的是，对本领域普通技术人员来说，可以根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，而所有这些改变或替换都应属于本实用新型所附的权利要求的保护范围。
【主权项】
1.一种延迟模块，其特征在于，包括: 用于根据输入的差分电压控制输出的时钟信号的频率并进行缓冲的缓冲单元； 用于提供电压增益和直流偏置电流的反相单元； 所述缓冲单元的输出端连接反相单元的输出端。2.根据权利要求1所述的延迟模块，其特征在于，所述缓冲单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管和电阻； 所述第一 MOS管的栅极连接缓冲单元的输入端;第一 MOS管的源极连接其漏极和衬底、还连接第二 MOS管的漏极;第二 MOS管的栅极通过电阻连接第二差分端，第二 MOS管的源极和衬底连接第三MOS管的漏极和第四MOS管的栅极，第三MOS管的源极和衬底连接第一差分端，第三MOS管的栅极连接反相单元和基准端，第四MOS管的漏极连接电源端，第四MOS管的衬底接地，第四MOS管的源极连接反相单元和缓冲单元的输出端。3.根据权利要求2所述的延迟模块，其特征在于，所述第一MOS管、第二 MOS管、第三MOS管均为PMOS管;第四MOS管为NMOS管。4.根据权利要求2所述的延迟模块，其特征在于，所述反相单元包括第五MOS管和第六MOS 管; 所述第五MOS管的栅极连接反相单元的输入端；第五MOS管的漏极连接第四MOS管的源极、第六MOS管的漏极和反相单元的输出端;第五MOS管源极和衬底接地，所述第六MOS管的栅极连接基准端和第三MOS管的栅极，第六MOS管的源极和衬底接地。5.根据权利要求4所述的延迟模块，其特征在于，所述第五MOS管和第六MOS管为匪OS管。6.一种多路环形振荡器，其特征在于，包括如权利要求1-5任一项所述的延迟模块;所述延迟模块为4个，分别为:第一延迟模块、第二延迟模块、第三延迟模块和第四延迟模块； 所述第一延迟模块的第一输入端连接第四延迟模块的输出端和第二延迟模块的第二输入端，第一延迟模块的第二输入端连接第三延迟模块的输出端和第四延迟模块的第一输入端，第一延迟模块的输出端连接第二延迟模块的第一输入端和第三延迟模块的第二输入端，所述第二延迟模块的输出端连接第三延迟模块的第一输入端和第四延迟模块的第二输入端； 延迟模块的第一输入端为缓冲单元的输入端，延迟模块的第二输入端为反相单元的输入端，延迟模块的输出端为缓冲单元与反相单元的输出端。
【专利摘要】本实用新型公开了一种延迟模块和多路环形振荡器，延迟模块包括缓冲单元和反相单元；所述缓冲单元用于根据输入的差分电压控制输出的时钟信号的频率并进行缓冲，反相单元提供电压增益和直流偏置电流；通过缓冲单元的缓冲能增加阻抗，以提高抗电源噪声能力，还实现了输入差分电压来控制频率的功能；通过反相单元引入直流偏置电流，能有效降低多路环形振荡器的起振条件，从而提高了多路环形振荡器的最高输出频率。
【IPC分类】H03L7/099
【公开号】CN205385473
【申请号】CN201620024806
【发明人】邓小莺, 林鑫, 朱明程
【申请人】深圳大学
【公开日】2016年7月13日
【申请日】2016年1月12日