一种基于多进制LDPC码的高速译码器及其译码方法与流程

文档序号:12828622阅读:来源:国知局

技术特征:

技术总结
本发明公开了一种适用于多进制LDPC码的高吞吐量、低复杂度的层级译码器及其译码方法。所述译码器包括相对寻址单元、缓存单元和计算单元,其中,相对寻址单元为计算单元和缓存单元预存了输入地址,使得层与层之间不存在多余的时钟周期;缓存单元的深度为1,最大限度的降低了延时;计算单元中包括2p‑1个基本计算单元,能够在一个时钟单位内完成一层的更新,并优化了各个模块的关键路径,提高了时钟频率。另外,本发明公开的译码方法是基于大数逻辑的硬解码方法,为了在译码性能和复杂度上取一个折中,本方法中选取了最可靠和次可靠消息,按比特的形式输入输出符号及其置信度,将2p消息转换成了p个消息的传输,大大降低了存储空间。

技术研发人员:王中风;田静;林军
受保护的技术使用者:南京大学
技术研发日:2017.03.10
技术公布日:2017.07.07
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1