提高逐次逼近型模数转换器电路信噪比的方法与实现电路与流程

本发明属于模数转换器技术领域，具体涉及一种提高逐次逼近型模数转换器电路信噪比的方法与实现电路。

背景技术：

模数转换器一直以来都是集成电路中非常重要的电路模块，它实现将模拟信号转换为数字信号的功能，联系整个模拟世界和逻辑世界。随着电路技术的发展，低噪声的模数转化器逐渐成为模数转化器设计的热门研究方向之一。

如图1所示，电路应用中需要把非常微小的信号进行量化，这就需要模数转化器电路中的噪声非常的小，使得电路能够分辨出来非常小的信号，如果电路中信号的大小与噪声的大小相比拟，那么模数转换电路就很难将这么小的信号进行量化。目前有很多的电路技术或结构可以将电路噪声做低，比如sigma-delta模数转换器是低噪声的标准模数转换器电路结构，它利用噪声整形和过采样技术实现了高分辨率的模数转换器。因为逐次逼近型模数转化器的低功耗特性，越来越多的电路设计者希望在逐次逼近型模数转换器中实现低噪声的电路设计，然而在逐次逼近型模数转换器中要实现低的噪声性能通常都是以非常大的功耗为代价，这种设计淹没了逐次逼近型模数转化器的低功耗特性，要怎样在逐次逼近型模数转换器中实现高的信噪比而花费很小的电路代价对集成电路领域提出了新要求。

技术实现要素：

本发明的目的在于提供一种简单、方便、代价低的提高逐次逼近型模数转换器电路信噪比的方法及实现电路。

本发明提出的提高逐次逼近型模数转化器电路信噪比的方法，是通过对逐次逼近型模数转换器最后的lsb位重复比较m(m>1)次，获得m个数字码，记m个数字码分别为dlsb0,dlsb1,…,dlsbm-1，然后根据m个数字码及其权重值以及截距项dintercept进行加权求和，最终获得dlsb＝a0dlsb0+a1dlsb1+…+am-1dlsbm-1+dintercept，来表示对最后lsb位的量化，其中，ai为权重因子，i＝0，1，2…，m-1。

图2-图5为本发明的算法原理图，首先通过代码编写的程序获得a0,a1,…,am-1,dintercept数值，然后根据获得的数值进行输出数字码校准电路的设计。

图2为获得a0,a1,…,am-1,dintercept数值的算法流程。

首先，让输入信号yrealsignal由lsb位重复比较m次的n位adc处理，这里，yidealsignal表示输入到adc被量化的信号，ynoise模拟实际电路中的噪声，yrealsignal由yidealsignal和ynoise组成表示adc实际量化的信号；lsb位重复比较m次的n位adc由代码进行行为级编写实现，其电路的结构如图3所示，此处代码执行后会获得：

dmsb,dmsb-1,…,dlsb+1,dlsb0,dlsb1,…,dlsbm-1数字码；

算法接下来的部分处理上一段代码处理产生的：

dmsb,dmsb-1,…,dlsb+1,dlsb0,dlsb1,…,dlsbm-1以及外部输入的yidealsignal(真正要量化的信号)，此部分代码将dmsb,dmsb-1,…,dlsb+1,dlsb0,dlsb1,…,dlsbm-1和yidealsignal作为输入，其内部用dy*lsb＝(2^n-1dmsb+2^n-2dmsb-1+…+2dlsb+1+a0dlsb0+a1dlsb1+…+am-1dlsbm-1+dintercept)*lsb(adc量化数字码的权重和乘以lsb)对yidealsignal进行近似(执行ordinaryleastsquares算法)，通过大量数据的输入，此部分将会输出线性拟合的系数a0,a1,…,am-1,dintercept。至此，线性拟合的系数已经通过图2获得；

接下来根据线性拟合系数，将dy＝2^n-1dmsb+2^n-2dmsb-1+…+2dlsb+1+a0dlsb0+a1dlsb1+…+am-1dlsbm-1+dintercept的权重求和通过电路实现即可，如图4所示，最后输出的dmsb,dmsb-1,…,dlsb+1,dlsb就是adc的量化数字码，其中dlsb由一位整数位和数位小数位组成。

图5说明了图4中adc一次转换中参考基准的变化情况(参考基准变化在图5中用加黑粗线表示)，其中msb到(lsb+1)位的电路工作情况与传统的一致，只是最后一位稍有不同。具体描述如下，在电路将(lsb+1)位的结果比较出来的时候，电路根据比较的结果实现lsb0位的切换，如果比较的结果显示参考比较的基准小于输入信号，那么新基准就是在原有的基准上增加一个lsb的物理量，如果比较的结果显示参考比较的基准大于输入信号，那么新基准就是在原有的基准上减去一个lsb的物理量，后面剩余的数位lsb位的基准都同样按照上述的方式产生，实际上，图4的电路对最后的lsb位的m次循环进行步进式搜索。

图6是本发明用于电容型逐次逼近型模数转换器的一个实例。图示的是一个n位的adc电路结构，其中采样保持电路由sp和sn开关实现，比较的基准参考产生电路由电容阵列实现，虚线椭圆内的电容阵列是传统的电容阵列结构，在传统的电容阵列的lsb位单位电容之后增加(m-1)个(差分两边各增加(m-1)个，图6中m为8)同样的单位电容，通过配合的开关逻辑就可以实现图3的电路功能，其中lsb位参考电平的变化通过让splsbi(i＝0，1，2…，m-1)从vcm切换到vref(电路开始工作之前开关统一连接到vcm电平上)，而snlsbi从vcm切换到地实现在原有基准电压量的数值上减小一个lsb的电压量，通过splsbi从vcm切换到地，而snlsbi从vcm切换到vref实现在原有基准电压量的数值上增加一个lsb的电压量，从而实现图5所示的参考电平变化方式(msb到(lsb+1)位的基准电压量的变换方式与传统的一致)。最后电路只需再对dlsb0,dlsb1,…,dlsbm-1实现a0dlsb0+a1dlsb1+…+am-1dlsbm-1+dintercept的运算(即图6中的输出数字码校准电路)，就可以实现本发明在电容型逐次逼近型模数转换器中的电路应用也即图4的电路实现。

以图6的电容型逐次逼近型模数转化器为例，本发明有如下2个优点：第一，电路规模上只增加2(m-1)个单位电容及其相关的数字开关控制电路，还有lsb位输出数字码校准电路，硬件代价相对较少。第二，只是增加了(m-1)个循环的功耗，并且在这(m-1)个循环中电容阵列几乎不会消耗功耗。这些增加是以低的硬件代价和少的功率消耗为特点，而很好的提高了电路的信噪比，特别是对于高精度的逐次逼近型模数转化器而言，而一般的提高逐次逼近型模数转化器信噪比的电路做法通常是以复杂的硬件上的校准电路和增加大的功率消耗为代价的。

附图说明

图1为模数转化器示意图。

图2为本发明计算a0,a1,…,am-1,dintercept的程序算法流程。

图3为无输出数字码校准电路的lsb位重复比较m次的n位adc结构框图。

图4为有输出数字码校准电路的lsb位重复比较m次的n位adc结构框图。

图5为lsb位重复比较m次的n位adc的参考基准的变化示意图。

图6为具体的电路实现示意图。

具体实施方式

下面结合图6所示的n位电容型逐次逼近型模数转换器为例说明图4的电路实现。

图6所示电路的比较基准参考产生电路由电容阵列实现，虚线椭圆内的电容阵列是传统的电容阵列结构，在传统的电容阵列的lsb位的单位电容之后增加7个(差分两边各增加7个)同样的单位电容，通过配合的开关逻辑就可以实现图3的电路功能。在电路将(lsb+1)位的结果比较出来的时候，电路根据比较的结果实现lsb0位的切换，如果比较的结果显示参考比较的基准小于输入信号，那么新基准就是在原有的基准上增加一个lsb的物理量(通过splsb0从vcm切换到地，而snlsb0从vcm切换到vref实现)，如果比较的结果显示参考比较的基准大于输入信号，那么新基准就是在原有的基准上减去一个lsb的物理量(通过splsb0从vcm切换到vref，而snlsb0从vcm切换到地实现),图5示意的表示了图6的基准变化方法(其中msb到(lsb+1)位的基准电压量的变换方式与传统的一致)；对于后面的数次循环都执行上面的操作，即使在电路比较出错的情况下，比如图5的lsb2位的比较出错，电路也依然根据比较结果依据上面的原则进行基准的改变，直到完成8次的lsb电路转换，然后电路根据lsb位的8个数字码利用公式dlsb＝a0dlsb0+a1dlsb1+…+a7dlsb7+dintercept计算出lsb位的量化码dlsb,并结合高位获得的dmsb，…，dlsb+1数字码完成对输入信号的量化，如图6的数字输出码，其中a0,a1,…,am-1,dintercept由图2的算法程序对图6的电路模拟获得，dlsb的计算就是图6中的输出数字码校准电路。一般情况下m是2的整数次方，本例中取2的3次方，还要注意，通过ordinaryleastsquares算法获得的结果计算的dlsb一般是多位小数，比如dlsb的值等于1.010011，通常dlsb小数点后三位是有效的(对于m是8而言)，因此在电路设计的时候取dlsb的值等于1.010进行电路设计，每一组dlsb0，dlsb1，…，dlsb7都有唯一的dlsb值与之对应，电路设计的时候取所有的dlsb小数点后三位作为电路设计的dlsb值，据此进行输出数字码校准电路的组合逻辑电路设计，最终完成整个电路的设计。所以最后的电路实现了(n+3)位的量化，使得电路具有很高的信噪比。