一种基于脉冲上升沿触发的电荷转移型模拟计数读出电路的制作方法

本发明涉及一种基于脉冲上升沿触发的电荷转移型模拟计数读出电路，属于光电技术领域。

背景技术：

单光子雪崩二极管(spad)由于具有高灵敏度和亚秒级的时间分辨率，已开始广泛应用于生物荧光寿命成像、拉曼光谱、3d成像等技术领域。目前单光子雪崩二极管正朝着低成本、高密度、高可靠性的深亚微米cmos工艺的阵列图像传感器的方向发展。一个spad阵列探测器包括众多的spad像素单元和外围读出和控制电路，为了提高spad阵列探测器的密度就必须减小spad像素单元的面积。每个spad像素单元由spad器件、淬灭复位电路和计数读出电路组成。传统计数电路都采用数字计数电路，工作方式简单，性能好，但结构复杂、占用面积大，导致spad像素单元的填充系数低。而模拟计数电路简单，可有效减小计数电路所占用的像素单元的面积。早期被提出的简单模拟计数电路对输入雪崩脉冲的脉宽敏感，需要较大的积分电容，且计数步长的均匀性差。后来提出了一种基于电荷共享的模拟计数电路，虽然不同像素单元之间的均匀性得到提高，但是计数步长的线性度很差。为了解决线性度差的问题，又提出了一种基于电平触发的电荷转移型模拟计数电路，但实现8比特的计数分辨率仍然需要350ff的积分电容，如果实现更高比特分辨率，计数电路的面积依然较大。

技术实现要素：

本发明目的在于针对上述现有技术的不足，提出了一种基于脉冲上升沿触发的电荷转移型模拟计数读出电路，该电路可以应用于spad阵列探测器的高分辨率模拟计数读出。该电路具有面积小、线性度高、均匀性好、计数范围大的优点，并且可以有效地解决模拟计数电路面临的问题。

本发明解决其技术问题所采取的技术方案是：本发明提出的模拟计数读出电路包括13只mosfet晶体管和一个积分电容、一个寄生电容。这13只mosfet晶体管包括9只pmos晶体管mp1～mp9和4只nmos晶体管mn1～mn4。其中mp1和mp2分别为电荷注入开关和电荷转移开关，控制电荷包的产生和转移；寄生电容cgd用于将输入雪崩脉冲信号耦合到mp1的漏极；mp4和mn1组成复位电路，实现对积分电容存储的电荷放电；mp6、mp7、mp8、mn2、mn3和mn4组成一个单位增益放大器，将积分电容上的电压复制到和积分电容c相连接的晶体管的源极，漏极和衬底上；mp3是源极跟随晶体管，mp5是其负载，mp9是行选择晶体管，通过mp3和mp9将积分电容上与输入光子雪崩脉冲个数成线性关系的电压读出到外部的列接口电路上。mp1的栅极接输入信号in，mp1的漏极接mp2的源极，mp2的漏极和mp4的源极共同接积分电容c的上极板，积分电容c的下极板接地。寄生电容cgd跨接在mp1的栅极和漏极之间。mp4的栅极接复位反信号nrst，mn1的栅极接复位信号rst,mn1的源极接复位电压vrst，mn1的衬底接地。mp1的源极和衬底，mp2的栅极和衬底，mp4的漏极和衬底以及mn1的漏极共同接到单位增益放大器输出端，即mp7的漏极。积分电容c的上极板接mp3的栅极和单位增益放大器输入端即mp6的栅极。mp3的源极接mp5的漏极，mp3的源级与衬底相连，mp3的漏极接地。mp5的源极接电源电压vdd，mp5和mp8的栅极接偏置电压vbp，mp5和mp8的源极接电源电压vdd，mp8的漏极共同接mp6和mp7的源极，mp6的漏极共同接mn2的漏极和栅极以及mn3的栅极。mn3的漏极接mp7的漏极和栅极以及mn4的栅极。mn4的源极、漏极、衬底和mn2以及mn3的衬底均接地。mp9的栅极接行选择信号sel，mp9的源极共同接mp3的源极和mp5的漏极，mp9的漏极接输出端口out。mp4、mp5、mp6、mp7和mp8的衬底均接电源电压vdd。

以上所述模拟计数读出电路的积分电容c可以是金属-绝缘体-金属(mim)电容或双层多晶硅电容或mos电容；寄生电容cgd为两层金属互连线之间的寄生电容。

以上所述模拟计数读出电路中的单位增益放大器将积分电容c上的电压复制后反馈到和积分电容c上极板相连接的mp4的漏极和衬底以及mp2的栅极和衬底，保证mp2和mp4的漏极、源极和衬底的电位相同，可以防止mp2和mp4的源、漏极和衬底之间的pn结反向漏电流在输入雪崩脉冲的非上升沿期间对积分电容c进行充放电。

以上所述模拟计数读出电路只有在输入雪崩脉冲的上升沿到来时，才通过跨接在mp1栅极和漏极之间的寄生电容cgd产生电荷包，再通过mp2将电荷包转移到积分电容上；在输入雪崩脉冲的高电平和低电平期间均不发生电荷包的产生和转移。

有益效果：

1、本发明提出的脉冲上升沿触发的电荷转移型模拟计数读出电路只在雪崩脉冲的上升沿到来时产生电荷包并向积分电容转移电荷，因此只需155ff的积分电容就可实现9比特的雪崩脉冲计数范围，模拟计数分辨率高，电路面积小，可极大地减小spad阵列探测器像素单元的面积，提高spad阵列探测器的密度。

2、本发明提出的模拟计数读出电路对输入雪崩脉冲的周期不敏感，每次计数对应的电压变化稳定，线性度高，计数精确度高。

3、本发明提出的模拟计数读出电路简单，只需13只mosfet晶体管和一个金属mim电容或多晶硅电容或mos电容以及一个寄生电容，制造工艺完全和cmos工艺兼容，制造成本低，各个计数读出电路之间的性能一致性好，成品率高。

4、本发明可以有效地减小模拟计数读出电路的面积，实现更高的计数范围。

附图说明

图1是本发明的基于脉冲上升沿触发的电荷转移型模拟计数读出电路图。

图2是本发明的模拟计数读出电路在不同积分电容取值时输出电压随输入雪崩脉冲个数关系的仿真结果图。

图3是本发明所提出的模拟计数读出电路计数步长电压随不同输入雪崩脉冲周期的仿真结果图。

具体实施方式

以下结合说明书附图对本发明专利作进一步的详细说明。

如图1所示，本发明提出的模拟计数读出电路由13只mosfet晶体管和一个积分电容、一个寄生电容组成。这13只mosfet晶体管包括9只pmos晶体管mp1～mp9和4只nmos晶体管mn1～mn4。其中mp1和mp2分别为电荷注入开关和电荷转移开关，控制电荷包的产生和转移；寄生电容cgd用于将输入雪崩脉冲信号耦合到mp1的漏极；mp4和mn1组成复位电路，实现对积分电容存储的电荷放电；mp6、mp7、mp8、mn2、mn3和mn4组成一个单位增益放大器，将积分电容上的电压复制到和积分电容c相连接的晶体管的源极，漏极和衬底上；mp3是源极跟随晶体管，mp5是其负载，mp9是行选择晶体管，通过mp3和mp9将积分电容上与输入光子雪崩脉冲个数成线性关系的电压读出到外部的列接口电路上。mp1的栅极接输入信号in，mp1的漏极接mp2的源极，mp2的漏极和mp4的源极共同接积分电容c的上极板，积分电容c的下极板接地。寄生电容cgd跨接在mp1的栅极和漏极之间。mp4的栅极接复位反信号nrst，mn1的栅极接复位信号rst,mn1的源极接复位电压vrst，mn1的衬底接地。mp1的源极和衬底，mp2的栅极和衬底，mp4的漏极和衬底以及mn1的漏极共同接到单位增益放大器输出端，即mp7的漏极。积分电容c的上极板接mp3的栅极和单位增益放大器输入端即mp6的栅极。mp3的源极接mp5的漏极，mp3的源级与衬底相连，mp3的漏极接地。mp5的源极接电源电压vdd，mp5和mp8的栅极接偏置电压vbp，mp5和mp8的源极接电源电压vdd，mp8的漏极共同接mp6和mp7的源极，mp6的漏极共同接mn2的漏极和栅极以及mn3的栅极。mn3的漏极接mp7的漏极和栅极以及mn4的栅极。mn4的源极、漏极、衬底和mn2以及mn3的衬底均接地。mp9的栅极接行选择信号sel，mp9的源极共同接mp3的源极和mp5的漏极，mp9的漏极接输出端口out。mp4、mp5、mp6、mp7和mp8的衬底均接电源电压vdd。

本发明所提出的模拟计数读出电路的工作过程分为复位阶段、计数阶段和电压读出阶段，具体包括：

(1)复位阶段：在雪崩脉冲信号in到来之前，复位信号rst为高电平且nrst为低电平，复位管mp4和mn1导通，积分电容c上的电荷通过mp4和mn1放电，当积分电容c完成放电后，复位信号rst变为低电平且nrst变为高电平，复位管mp4和mn1断开，准备进行计数操作。

(2)计数阶段：当输入雪崩脉冲信号in的上升沿到来时，输入脉冲通过跨接在mp1栅极和漏极之间的寄生电容cgd耦合到mp1的漏极。随着mp1漏极电压的增大，mp2管迅速导通。于是一个电荷包从mp1漏极产生，然后通过mp2管转移到积分电容c上，导致积分电容c的电压线性增加了一个步长电压△v，对应一次雪崩脉冲的计数。当输入雪崩脉冲信号in在高电平期间，mp1的漏极电势开始下降，导致mp2进入亚阈值区，从而使电荷转移到积分电容c上变得十分微弱。当输入雪崩脉冲信号变为低电平期间，电路为下一个输入雪崩脉冲上升沿到来的计数做准备。在这期间，由于单位增益放大器的电压复制功能，mp1的漏极电压被钳制到和积分电容c相同的电压，这样就可以保证对于每一个雪崩脉冲的上升沿到来，耦合到pm1漏极的电荷量是相同的。而pm2的源极、漏极、栅极和衬底的电压保持相同，从而能保证对于每一个雪崩脉冲，从pm1的漏极转移到积分电容c上的电荷量是相同的。在计数阶段，积分电容c上的电压随输入雪崩脉冲的个数线性增加。当曝光时间结束后，电路进入下一个读出阶段。

(3)读出阶段：当行选择管mp9的栅极控制电压sel为低电平时，mp9管导通，积分电容c上的电压通过源极跟随器mp3，经mp9管输出到阵列接口电路上。由于每来一个雪崩信号，电容上的电压增加值为△v，因此可以通过读出积分电容c上的电压值计算得到spad在曝光间所探测到的光子数。

具体实施例：

如图1所示，本发明提出的模拟计数读出电路中mosfet晶体管和积分电容的参数设置如下：输入管mp1栅极的长度与宽度均为300nm；电荷转移管mp2栅极的长度与宽度分别为2μm与300nm，源级跟随管mp3栅极的长度与宽度分别为300nm与12μm，复位pmos管mp4栅极的长度与宽度分别为300nm与1μm。mp5与mp8均作为电流源负载，其栅极的长度与宽度均为1μm。mp6与mp7作为单位增益放大器输入管，其栅极的长度与宽度分别为1μm与2μm，行选择管mp9栅极的长度与宽度均为300nm。复位nmos管mn1栅极的长度与宽度分别为350nm与440nm，单位增益放大器中的mn2与mn3管栅极的长度与宽度分别为1μm与2μm。mp4管作为mos电容，其栅极的长度与宽度均为5μm。积分电容c为mim电容，其长度与宽度为16μm与10μm，电容值为155ff。寄生电容cgd为两层金属互联线之间的寄生电容，电容值为2.5ff。电源电压vdd为3.3v，偏置电压vrst和vbp分别为0.7v和2.4v。

本发明基于0.18μm标准cmos工艺对上述所提出的线性模拟计数读出电路进行了仿真。图2为该模拟计数读出电路在不同积分电容取值时输出电压随输入雪崩脉冲个数变化的仿真结果。可以看出在很大范围内输出电压随输入脉冲个数的增加而线性地增加。对于大的积分电容，计数的步长△v小，得到的计数电压范围大。仿真结果表明当积分电容从100ff增大到400ff时，计数步长△v从5.83mv减小到1.57mv。当积分电容为155ff时，可以实现9比特的计数范围。由于积分电容很小，保证了该模拟计数读出电路占用的面积小，spad像素单元密度可明显提高。

由于每一个spad像素单元都包含一个相同的淬灭/复位电路和一个计数读出电路。通常淬灭/复位电路结构确定后，所产生的雪崩脉冲的宽度固定。然而雪崩现象的产生时刻是随机的，因此雪崩脉冲的周期是随时间变化的，因此模拟计数读出电路的计数步长△v不应随雪崩脉冲周期发生变化。图3为该模拟计数读出电路计数步长△v(stepvoltage)随不同输入雪崩脉冲周期的仿真结果。可以看出输入雪崩脉冲的周期从1μs增加到1000μs时，模拟计数读出电路计数步长△v的变化很小，非线性小于0.5％,因此该模拟计数读出电路具有非常好的线性度。