一种基于NMOS管的栅压自举开关电路的制作方法

本发明属于模拟或数模混合集成电路技术领域，特别是涉及一种高线性度采样保持开关及其辅助电路。

背景技术：

近年来，随着模数转换器性能指标的进一步提高，特别是随着集成电路工艺技术的不断发展，对高精度模数转换器的研究也越来越深入，高精度模数转换器对采样开关提出了更高的要求。传统栅压自举采样开关结构中，通常采用nmos管作为采样开关，通过栅压自举技术，理论上可以使得采样nmos管的栅源电压之差保持为vdd，这种技术可以使得采样开关保持较高的线性度。但是，传统结构也存在一定的问题，当采样nmos管处于导通状态时，其栅极电压为输入信号vin+vdd，如果入信号幅度较小，采样nmos管的栅极电压的绝对值相对较小，不会出现严重的问题；当入信号幅度较大时，采样nmos管的栅极电压的绝对值相应增加，过高的栅极电压会造成器件的可靠性出现问题，同时，过高的栅极电压也有可能造成不希望的漏电流，从而造成采样nmos管的栅压被钳位到一个固定值，会严重影响采样nmos管的线性度。传统结构，在高速大幅度输入信号应用的情况下，很难满足高线性度采样开关的要求。

为了更详细的描述上述问题，先来分析传统栅压自举采样开关的工作原理和优缺点。结构[1]给出了一种传统基于nmos管的栅压自举开关的示意图，如图1所示，当输入信号vin变化时，栅压自举电路模块产生一个自举电压，使得其输入和输出电压保持一个恒定的值，从而使得采样nmos管mn1获得一个恒定的栅源电压差，以此提高采样nmos管mn1的线性度。传统栅压自举采样开关剖面图如图2所示，从图2中可以看出，采样nmos管mn1的衬底直接接地。传统结构给出的采样开关及其辅助电路的结构原理图如图3所示，mn1的源极接地，栅极接控制信号ckn，漏极接mn2的源极，同时接电容cp的下极板、mn3的源极和mn4的漏极；mn2和mp1构成一个反相器结构，其输入接控制信号ck，输出接mn3的漏极，同时接mp3的栅极；mp2的源极接电源vdd，漏极接电容cn的上极板，同时mp2的源极接mp3的源极，其栅极接mp3的漏极，同时接mn6的漏极、mn3、mn4和mn1的栅极；mn6的栅极接电源vdd，其源极接mn7的漏极；mn7的栅极接控制信号ckn，其源极接地，上述器件和连接关系构成了自举电压产生电路boost，其输出控制采样开关mn1的栅极c点，mn5的漏极作为采样信号的输出端，连接采样电容cc。下面简单介绍其工作原理，信号ck和其反向信号ckn作为控制信号，当ck为低电平同时ckn为高电平时，mn5/mn6/mn7/mp1/mp2导通，mn1/mn2/mn3/mn4/mp3断开，因此，a点电压为高电平，b点和c点电压为低电平，需要特别说明的是，此时，电容cp两端的电压差为电源电压vdd和地之间的电压差；当ck为高电平同时ckn为低电平时，mos器件的工作状态如下，mn5/mn6/mn7/mp1/mp2断开，mn1/mn2/mn3/mn4/mp3导通，此时，mn4和mp3的导通使得电容cp的上下极板直接和采样开关mn1的栅极和源极相连，如果忽略寄生电容的电荷分享效应，理论上，mn1栅极c点电压为vin+vdd，那么，当mn1导通时，其栅源电压之差保持为vdd，其导通电阻可表示为：

由(1)式可知，由于nmos管mn1栅压自举电路的存在，nmos采样开关的导通电阻不随输入信号vin的变化而变化，为一个固定值，因此，采样开关mn1可以提供较好的线性度。但是，从(1)式中同样可以看出，其分母中存在一个vthn，它代表nmos管采样开关mn1阈值电压，由半导体器件知识可知，这个阈值电压可表示为：

其中，-vms表示金属-半导体接触的平带电压，cox表示nmos管的栅电容，qox表示栅极正电荷量，na表示衬底掺杂浓度，ni表示热平衡下的载流子浓度，qbmax表示空间电荷区电荷浓度，其余参数为常数。空间电荷区电荷浓度可表示为：

其中，vs+v(y)表示此时的表面势，vbs表示衬底和源极的电压差。由(3)式可知，当nmos管衬底接地时，如果其他参数不变，空间电荷浓度qbmax保持不变，从而nmos管阈值电压vthn保持不变。因此，由(1)式可知，传统采样开关及其辅助电路中，能提供一个较好线性度的来源，仅仅是采样开关能提供一个稳定的栅源电压差。由于采样开关nmos管mn1的衬底始终接地，导致阈值电压较大，由(1)式可知，传统采样开关及其辅助电路的导通电阻仍然有限，在较高工作频率或者较高输入信号频率的情况下，难以满足高线性度的要求。

技术实现要素：

技术问题

传统采样开关及其辅助电路在较高工作频率或者较高输入信号频率的情况下，难以满足高线性度的要求。

技术构思

基于上述分析，本发明提出了一种高线性度采样保持开关及其辅助电路。如果在采样开关nmos管mn1的衬底上，加上一个随输入信号幅度变化而变化的衬底偏置电压vbs，那么，由(3)式可知，空间电荷浓度qbmax的绝对值会增加，从而采样开关nmos管mn1的阈值电压vthn会随之减小。由(1)式可知，采样nmos开关mn1的导通电阻会随之减小，这说明，输入信号的幅度越大，阈值电压vthn的减小越明显，从而导通电阻的减小越明显。和传统结构相比，本发明进一步提高了采样开关的线性度。

技术方案

一种基于nmos管的栅压自举开关电路，包括nmos管和自举电路单元，所述nmos管的栅极与所述自举电路单元的输出端连接，所述nmos管的源极和所述自举电路单元的输入端分别与所述栅压自举开关电路的输入信号vin所在节点连接，所述nmos管的漏极与所述栅压自举开关电路的输出信号vout所在节点连接；所述栅压自举开关电路还包括：衬底耦合电容，所述衬底耦合电容的上极板与所述nmos管的栅极连接，所述衬底耦合电容的下极板与所述nmos管的衬底连接；放电开关，一端与所述衬底耦合电容的下极板连接，另一端接地；其中，当输入信号vin变化时，如果采样保持电路处于采样状态，所述放电开关断开；当输入信号vin变化时，如果采样保持电路处于保持状态，所述放电开关导通。

技术效果

1、该发明中，通过引入采样管栅压自举技术，使得采样保持电路处于采样状态时，放电开关nm8断开，通过自举电路模块boost产生的自举效果，会将采样开关nm1的栅极电压提高，从而提高采样开关nm1的栅源电压差，使得栅源电压差跟随输入信号幅度变化而变化，提高了采样开关nm1的线性度。

2、该发明中，通过引入采样管衬底电压自举技术，自举电路模块boost产生的自举效果，通过耦合电容c1耦合到采样开关nm1的衬底上，提高了采样开关nm1的衬底电压，由于采样开关nm1衬底电压的提高，其阈值电压降低，减小了采样开关nm1的导通电阻，同时使得采样开关nm1的衬底电压跟随输入信号的变化而变化，进一步增加了采样开关的线性度。

3、通过调整衬底耦合电容c1的容值大小，控制采样状态下开关mn8衬底电压的最大值，防止采样开关衬底和源极之间的寄生二极管正向导通，从而使得采样开关保持一个较好的线性度。

4、该发明和传统结构相比，通过引入一个采样管衬底电压耦合电路，即引入一个耦合电容和nmos开关管，电路复杂度并没有明显增加，但是采样保持电路的线性度却得到了较大的提升。

附图说明

图1为传统栅压自举采样开关示意图；

图2为传统栅压自举采样开关剖面图；

图3为传统采样开关及其辅助电路的结构原理图；

图4为本发明所提出栅压自举采样开关示意图；

图5为本发明所提出栅压自举采样开关剖面图；

图6为本发明提出的采样开关及其辅助电路的结构原理图；

图7为本发明中采样nmos管衬底电压随输入信号变化时序图；

图8为两种结构无杂散动态范围(sfdr)随输入信号频率变化对比图；

图9为两种结构无杂散动态范围(sfdr)随采样频率变化对比图。

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

本发明所提出栅压自举采样开关示意图如图4所示，包括用于采样的nmos管mn1，电压自举电路boost，采样开关衬底耦合电容c1，采样开关mn1衬底放电开关mn8。本发明在采样nmos管nm1的栅极和衬底之间加入了一个耦合电容c1，在采样开关的衬底和地之间加入一个放电开关mn8。当输入信号vin变化时，如果采样保持电路处于采样状态，放电开关nm8断开，通过自举电路模块boost产生的自举效果，一方面会将采样开关nm1的栅极电压提高，从而提高采样开关nm1的栅源电压差，使得栅源电压差跟随输入信号幅度变化而变化，提高了采样开关nm1的线性度；另一方面，自举电路模块boost产生的自举效果，通过耦合电容c1耦合到采样开关nm1的衬底上，提高了采样开关nm1的衬底电压，由于采样开关nm1衬底电压的提高，其阈值电压降低，减小了采样开关nm1的导通电阻，同时使得采样开关nm1的衬底电压跟随输入信号的变化而变化，进一步增加了采样开关的线性度。当输入信号vin变化时，如果采样保持电路处于保持状态，放电开关nm8导通，采样开关nm1的衬底电压被下拉到地，同时，采样开关nm1的栅极电压也被下拉到地，从而采样开关nm1断开。本发明所提出的采样保持开关及其辅助电路，和传统结构相比，线性度明显提高。本发明所提出栅压自举采样开关剖面图如图5所示，从图5可以看出，采样nmos开关mn1的衬底电位通过p+扩散区引出，接在衬底电位耦合电容c1的下极板和采样开关mn1衬底放电开关mn8的漏极。

本发明提出的采样开关及其辅助电路的结构原理图如图6所示，采样开关mn1栅压自举结构boost模块，包括由nmos管mn2到mn7、pmos管pm1到pm3和电容cp组成的针对采样nmos管mn1的栅压自举结构boost。mn5的源极接地，栅极接控制信号ckn，漏极接mn2的源极，同时接电容cn的下极板、mn3的源极和mn4的漏极；mn2和mp1构成一个反相器结构，其输入接控制信号ck，输出接mn3的漏极，同时接mp3的栅极；mp2的源极接电源vdd，mp2的漏极接电容cp的上极板，同时接mp3的源极，mp2的栅极接mp3的漏极，同时接mn6的漏极、mn3、mn4和mn1的栅极；mn6的栅极接电源vdd，其源极接mn7的漏极；mn7的栅极接控制信号ckn，其源极接地。采样开关mn1衬底电压自举结构，包括衬底耦合电容c1和作为放电开关的nmos管mn8，其中c1的上极板和nmos管mn1的栅极相连，c1的下极板和采样开关mn1的衬底相连，同时和nmos管mn8的漏极相连，nmos管mn8的栅极接控制信号ckn，其源极接地。当输入信号vin变化时，如果采样保持电路处于采样状态，放电开关nm8断开，通过自举电路模块boost产生的自举效果，一方面会将采样开关nm1的栅极电压提高，从而提高采样开关nm1的栅源电压差，使得栅源电压差跟随输入信号幅度变化而变化，提高了采样开关nm1的线性度；另一方面，自举电路模块boost产生的自举效果，通过耦合电容c1耦合到采样开关nm1的衬底上，提高了采样开关nm1的衬底电压，由于采样开关nm1衬底电压的提高，其阈值电压降低，减小了采样开关nm1的导通电阻，同时使得采样开关nm1的衬底电压跟随输入信号的变化而变化，进一步增加了采样开关的线性度。当输入信号vin变化时，如果采样保持电路处于保持状态，放电开关nm8导通，采样开关nm1的衬底电压被下拉到地，同时，采样开关nm1的栅极电压也被下拉到地，从而采样开关nm1断开。本发明所提出的采样保持开关及其辅助电路，和传统结构相比，线性度明显提高。本发明中采样nmos管衬底电压随输入信号变化时序图如图7所示，从图7中可以看出，图6中所示采样nmos管mn1的衬底d点电压随输入信号vin的幅度变化而变化，实现了衬底电压自举的目的。

需要说明的是，可以通过调整衬底耦合电容c1的容值大小，控制采样状态下开关mn8衬底电压的最大值，防止采样开关衬底和源极之间的寄生二极管正向导通，从而使得采样开关保持一个较好的线性度。

为了进一步验证本发明的上述优点，在65nmcmos工艺下，对上述误差校正比较器进行了仔细的设计。采样时钟频率为100mhz，电源电压为1.2v，共模电压取0.6v，采样开关的无杂散动态范围(sfdr)随输入信号频率变化而变化的仿真结果如图8所示，从图8中可知，本发明相比于传统结构，sfdr提高了至少13.3％。输入频率为10mhz，电源电压为1.2v，共模电压取0.6v，采样开关的无杂散动态范围(sfdr)随采样频率变化而变化的仿真结果如图9所示，从图9中可知，本发明相比于传统结构，sfdr提高了至少15％。由图8和图9可知，和传统结构相比，本发明对线性度的提升效果，在高频下更加明显。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。