通道结构非均匀分布三维FPGA的制作方法

本公开涉及微电子
技术领域：
，尤其涉及一种通道结构非均匀分布三维fpga。
背景技术：
：随着工艺节点向前发展，互连线延时在集成电路总延时中的比重越来越大，功耗问题也随着长线上电容的增大而正比例增长，传统二维集成电路特征尺寸逼近物理极限，摩尔定律难以维持，超越摩尔定律悄然到来。三维集成电路作为超越摩尔定律时代的重要研究方向，吸引了极大的关注。由于三维集成电路将平面集成电路的长线转移为局部竖直方向的短线，具有延迟变小、功耗变小的特点。虽然三维集成电路有诸多好处，却也面临着散热困难、时钟网络设计复杂、tsv尺寸占用面积较大等问题的制约。fpga中文名称为现场可编程门阵列，由于其高度并行性和可编程性，广泛应用于通信基站、航空航天、汽车电子、智能控制等领域。fpga在硬件结构上包括可编程逻辑资源、可编程互连资源、可编程io、嵌入式ip等模块。其中的可编程互连资源的优劣对fpga的性能至关重要。可编程互连在硬件上主要由一定长度的通道线和实现通道之间跳转的开关盒组成，二者连同实现通道与逻辑资源连接的连接盒共同构成了fpga的主要通道结构。图1所示为一个由四层fpga切片堆叠而成的三维fpga。现有的3dfpga，其开关盒(switchbox,swb)分布主要包括以下两种情况：(1)3dfpga只包括一种类型的开关盒(switchbox,swb)，如图2所示，多个3d开关盒均匀分布在fpga平面的各行/列通道上。具体的，3d开关均匀分布在3dfpga的每个物理平面上。每个3d开关盒具有相同的拓扑结构并且各个方向具有相同的开关个数，即为3d网格或环面。(2)在网络中同时使用2d，3d开关盒，开关盒在每个平面的位置分布由下面条件决定：a.将第一个3d开关盒放置在每一层的(x,y,z)处。具体的，与之相邻的4个2d开关盒分别放在(x+r+1,y,z),(x-r-1,y,z),(x,y+r+1,z)和(x,y-r-1,z)处。其中，参数r表示2d开关盒在每个平面中的重复周期。于是在平面内的每个方向上，每r个3d开关盒插入一个2d开关盒，这种方案如图3所示。b.将第一个2d开关盒放置在每一层的(x,y,z)处。具体的，与之相邻的4个3d开关盒分别放在(x+r+1,y,z),(x-r-1,y,z),(x,y+r+1,z)和(x,y-r-1,z)处。其中，参数r表示3d开关盒在每个平面中的重复周期。于是在平面内的每个方向上，每r个2d开关盒插入一个3d开关盒，这种方案如图4所示。上述两种情况均为开关盒均匀分布的3dfpga。图5为现有的包括四层cmos电路的fpga结构依靠tsv导热的三维集成电路各层的温度分布图，每层的规模为fpga总规模的1/4。通过统计每个模块的功耗值，得到了每层fpga的发热量和总发热量，层与层之间依靠tsv进行连接固定，外界环境温度为25度。结合图5和表1可以看出，每层的温度分布随着所在位置的不同而不同，最上层温度最高，最下层温度最低，且每一层从中心到四周温度逐渐增高。其中，fpga结构材料设置如表3所示。分析其原因，不难发现，每层芯片随着距离散热装置的距离的不同而表现出不同的温度特性。而对于每层来说，由于四周分布的io具有很大的功耗，故造成四周温度高于中心温度。表1热分布统计结果最低温度最高温度平均温度切片144.11℃48.27℃46.56℃切片246.14℃49.29℃47.87℃切片347.34℃49.98℃48.73℃切片447.92℃50.32℃49.17℃图6为现有的各位置功耗均匀分布的包括四层cmos电路的fpga结构依靠tsv导热的三维集成电路各层的温度分布图，结合图6和表2可以看出，与图5情况不同的是，四周温度要低于中心温度。其中，fpga结构材料设置也如表3所示。通过分析可以得出结论：对于各位置功耗均匀分布的三维fpga中心位置由于不能很好的散热，造成温度高于四周。表2热分布统计结果最低温度最高温度平均温度切片480.0287.5783.52切片378.4786.1682.22切片275.7283.6179.66切片172.7679.7675.26exopy30.9771.6350.11pcb252525表3fpga结构材料设置综上，现有的fpga主要存在以下散热问题：(1)3dfpga开关盒分布单一，各层温度分布不均。(2)每层内部温度分布不均，散热效果不理想；而上述散热问题均对三维fpga的稳定性、可靠性和寿命造成一定的影响。技术实现要素：(一)要解决的技术问题鉴于上述技术问题，本公开提供了一种通道结构非均匀分布三维(3d)fpga，通道结构设置灵活，通过调整tsv的密度、类型及分布，使得通道结构不均匀分布，从而达到降低较热区域的功耗；通过采用散热tsv，起到有效平衡温度分布的作用，增强了3dfpga的稳定性和可靠性。(二)技术方案根据本公开的一个方面，提供了一种通道结构非均匀分布的3dfpga，包括：多种3d开关盒单元，每种3d开关盒单元包括一个或多个3d开关盒，多种3d开关盒单元中的3d开关盒在3dfpgaxy平面非均匀分布。在一些实施例中，所述3dfpga包括：第一3d开关盒单元，包括一个或多个第一3d开关盒，该第一3d开关盒在z方向上包括第一密度的信号tsv；以及第二3d开关盒单元，包括一个或多个第二3d开关盒，该第二3d开关盒在z方向上包括第二密度的信号tsv；所述第一密度大于第二密度。在一些实施例中，所述非均匀分布为外围-中心组合分布，其中，所述第一3d开关盒单元的第一3d开关盒分布在所述3dfpgaxy平面中心区域，所述第二3d开关盒单元的第二3d开关盒分布在所述3dfpgaxy平面外围区域。在一些实施例中，所述非均匀分布为中心-外围组合分布，其中，所述第一3d开关盒单元的第一3d开关盒分布在所述3dfpgaxy平面的外围区域，所述第二3d开关盒单元的第二3d开关盒分布在所述3dfpgaxy平面中心区域。在一些实施例中，所述非均匀分布为交替分布，所述第一3d开关盒单元的第一3d开关盒与所述第二3d开关盒单元的第二3d开关盒在所述3dfpgaxy平面呈交替分布。在一些实施例中，所述第二3d开关盒在z方向上包括多个散热tsv。在一些实施例中，所述第一3d开关盒包括一个或多个散热tsv，且所述第一3d开关盒所包括的散热tsv的数量小于所述第二3d开关盒所包括的散热tsv的数量。在一些实施例中，所述3dfpga沿z方向包括多个平面层，所述散热tsv沿z方向从所述多个平面层的最顶层跨越至最底层，所述信号tsv根据通道长度的不同而跨越不同数目的平面层。在一些实施例中，所述的通道结构非均匀分布的3dfpga，还包括：第三3d开关盒单元，包括一个或多个第三3d开关盒，该第三3d开关盒在z方向上包括第三密度的信号tsv；所述第二密度大于第三密度，且所述第一3d开关盒、所述第二3d开关盒，及所述第三3d开关盒在所述3dfpgaxy平面呈交替分布。在一些实施例中，所述的通道结构非均匀分布的3dfpga，还包括：2d开关盒单元，其包括一个或多个2d开关盒，所述2d开关盒与所述3d开关盒非均匀分布。(三)有益效果从上述技术方案可以看出，本公开通道结构非均匀分布3dfpga至少具有以下有益效果其中之一：(1)通道结构非均匀分布3dfpga，其通道结构设置灵活，也避免了现有的单一形式3dfpga通道结构造成各层切片温度分布不均。(2)通过调整3d开关盒tsv的密度、类型及分布，使得通道结构不均匀分布，从而达到降低较热区域的功耗。(3)通过采用散热tsv，达到平衡温度分布的作用，增强了3dfpga的稳定性和可靠性。附图说明通过附图所示，本公开的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分，并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本公开的主旨。图1为现有四层fpga切片堆叠而成的3dfpga结构示意图。图2为现有3dfpga的其中一层的开关分布示意图。图3为现有3dfpga的其中一层的另一开关分布示意图。图4为现有3dfpga的其中一层的另一开关分布示意图。图5为现有四层cmos电路的fpga结构依靠tsv导热的三维集成电路各层的温度分布示意图。图6为现有各位置功耗均匀分布的四层cmos电路构成的fpga结构依靠tsv导热的三维集成电路各层的温度分布示意图。图7为依据本公开实施例3dfpga通道结构外围-中心分布组合示意图。图8为依据本公开实施例3dfpga通道结构中心-外围分布组合示意图。图9为依据本公开实施例3dfpga通道结构列交替分布示意图。图10为依据本公开实施例两种类型tsv的热分布示意图。具体实施方式为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属
技术领域：
中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本公开的保护范围。本公开提出了通道结构非均匀分布3dfpga，综合考虑功耗分布及热量分布，通过调整3d开关盒及tsv(过硅通孔)的密度、类型和分布，使得通道结构不均匀分布，从而达到降低较热区域的功耗，同时通过采用散热tsv进行散热，达到平衡温度分布的作用，而温度的平衡分布，有利于增强3dfpga的稳定性和可靠性。本公开通道结构非均匀分布的3dfpga，包括：沿z方向包括多个切片(切片平面，即xy平面层)，每个切片上包括多种3d开关盒单元，每种3d开关盒单元包括一个或多个3d开关盒，多种3d开关盒单元中的3d开关盒在3dfpgaxy平面非均匀分布。具体的，所述3dfpga可包括两种类型3d开关盒单元：第一3d开关盒单元，其包括一个或多个第一3d开关盒，该第一3d开关盒在z方向上包括信号tsv，该第一3d开关盒在z方向上的信号tsv的密度为第一密度；以及第二3d开关盒单元，其包括一个或多个第二3d开关盒，该第二3d开关盒在z方向上包括信号tsv，该第二3d开关盒在z方向上的信号tsv的密度为第二密度；其中，所述第一密度大于第二密度。更具体而言，所述的通道结构非均匀分布的3dfpga，还可包括：第三3d开关盒单元，包括一个或多个第三3d开关盒，该第三3d开关盒在z方向上包括信号tsv，该第三3d开关盒在z方向上的信号tsv的密度为第三密度；所述第二密度大于第三密度。优选的，所述第二3d开关盒在z方向上包括多个散热tsv；所述第一3d开关盒包括一个或多个散热tsv，且所述第一3d开关盒所包括的散热tsv的数量小于所述第二3d开关盒所包括的散热tsv的数量。以下结合附图及具体实施例详细介绍本公开通道结构非均匀分布3dfpga。在一具体实施例中，如图7所示，3dfpga的通道结构为外围-中心分布组合：z方向高密度开关盒swb(即z方向信号tsv密度高)中心分布，z方向低密度开关盒(即z方向信号tsv密度低)外围分布；z方向高密度开关盒swb分布在3dfpga每一层xy平面的中心，低密度开关盒swb分布在3dfpga每一层xy平面的外围，两者可形成互补。由于高密度3d开关盒只存在于平面的中心区域，所以只有低密度(采用较少的信号tsv)3d开关盒放置在沿着每个平面的外围区域。该非均匀通道结构及散热结构适用于外围比中心热的情况；优选的，中心分布的高密度开关盒可包括一个或多个散热tsv；和/或外围分布的低密度开关盒z方向可包括多个散热tsv；所述外围分布的低密度开关盒包括的散热tsv数量大于所述中心分布的高密度开关盒包括的散热tsv数量。在一具体实施例中，3dfpga的通道结构为中心-外围分布组合：如图8所示，z方向高密度开关盒swb外围分布，z方向低密度开关盒swb中心分布；z方向低密度3d开关盒分布3dfpga每一层平面的周边，z方向高密度3d开关盒分布3dfpga每一层平面的中心区域，两者可形成互补。该非均匀通道结构及散热结构适用于中心比外围热的情况。优选的，外围分布的高密度开关盒可包括一个或多个散热tsv；和/或中心分布的低密度开关盒z方向可包括多个散热tsv。所述中心分布的低密度开关盒包括的散热tsv数量大于所述外围分布的高密度开关盒包括的散热tsv数量。在一具体实施例中，如图9所示，3dfpga的通道结构为列交替结构，3d开关盒z方向密度根据ip模块的功耗大小相对可编程逻辑块clb的功耗大小的比例关系来决定，通道结构包括三种类型的开关盒、分别为高密度开关盒、中密度开关盒、低密度开关盒，三种类型的开关盒交替设置。该非均匀通道结构及散热结构适用于热分布呈列交替的情况。优选的，高密度开关盒、中密度开关盒及低密度开关盒在z方向上可选择性的包括散热tsv。在一具体实施例中，3dfpga的通道结构为全定制分布3d开关盒中的z方向开关个数基于应用程序的需要全定制设计，由于所用开关个数更少，因此所占面积实现了最小化，从而留出空间放置更多的热通孔。虽然这种布局可能在一定程度上导致设计不规则，而不能较好地适应功能和应用的变化，但是该非均匀通道结构及散热结构很好的适用于热分布呈定制分布的情况。其中，所述散热tsv沿z方向根据空余面积情况跨越尽可能多的平面层，优选从所述多个平面层的最顶层跨越至最底层。信号tsv则根据通道长度的不同而跨越不同数目的平面层。为进一步验证散热tsv与信号tsv相比，具有更好的散热效果，下面结合实验及附图进行详细说明。实验中用各层tsv对齐放置来表示散热tsv(热通孔)，用各层tsv不对齐放置来表示信号tsv(信号通孔)。图10所示为两种情况下的热分布图(其中(a)为散热tsv，(b)为信号tsv)。表4为热分布统计结果。表4热分布统计结果根据表4热分布统计结果及图10中两种类型通孔的热分布图可以看到，热通孔(散热tsv)具有较好的散热效果。由此可见，通过散热tsv的采用可以有效的达到平衡热分布的效果。如在fpga中减少较热区域的信号tsv个数，空出来的空间放置散热tsv，就可以较好地对较热区域进行散热，起到平衡3dfpga热分布的作用。由于本公开对3dfpga的通道结构设置，采用专门的不传输信号的tsv来传导热量，即散热tsv(热通孔或伪通孔)，若干热通孔的布局方式能够减小3dfpga上层各平面温度，改善散热效果，增强3dfpga的稳定性和可靠性。另外，本公开通道结构非均匀分布的3dfpga，还可以进一步包括，2d开关盒单元，所述2d开关盒单元可包括一个或多个2d开关盒，所述2d开关盒可与所述3d开关盒非均匀分布。至此，已经结合附图对本公开实施例进行了详细描述。依据以上描述，本领域技术人员应当对本公开通道结构非均匀分布3dfpga有了清楚的认识。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属
技术领域：
中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：(1)开关盒单元的类型不限于两种或三种，也可以是更多种，同样不影响本公开的实现。(2)3dfpga包括多个切片，但对于切片的具体数量不作限制，均可以实现本公开。此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的启示一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本公开也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本公开的内容，并且上面对特定语言所做的描述是为了披露本公开的最佳实施方式。类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。当前第1页12