模拟数字转换器的制作方法

本揭露实施例涉及一种转换器，且特别是有关于一种模拟数字转换器。

背景技术：

模拟数字转换器(analog-to-digitalconverter,adc)被用于各种应用中以将所检测模拟信号转换成数字信号。通常，数字输出是与输入成比例的二进制数。连续的模拟输入信号被周期性地采样，且输出是离散的数字信号。将连续的模拟信号转换成数字信号需要将模拟输入量化，此可能引发错误。

测量模拟数字转换器性能的因素包括转换频宽(conversionbandwidth)及动态范围(信噪比(signal-noise-ratio))等。模拟数字转换器的频宽的特征主要在于其采样率，且模拟数字转换器的动态范围受例如分辨率(在模拟输入值的范围内输出的离散的值的数目)、线性及精确度(量化电平与真实模拟信号的匹配程度)等因素影响。模拟数字转换器的动态范围可通过所述模拟数字转换器的有效位数目来表达。

技术实现要素：

根据本揭露的实施例，提供一种模拟数字转换器(“adc”)。所述模拟数字转换器包括输入端子、第一级、第二级、第三级及控制器。所述输入端子被配置成接收模拟输入电压信号。所述第一级耦合到所述输入端子且被配置成将在所述输入端子处接收的所述模拟输入电压信号转换成第一数字值及模拟残余信号。所述第二级耦合到所述第一级且被配置成将所述模拟残余信号转换成表示所述模拟残余信号的时间值。所述第三级耦合到所述第二级且被配置成将所述时间值转换成第二数字值。控制器耦合到所述第一级及所述第三级且被配置成将所述第一数字值与所述第二数字值组合成表示所述模拟输入电压信号的数字输出信号。

附图说明

结合附图阅读以下详细说明，会最好地理解本揭露的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是说明根据一些实施例的模拟数字转换器(“adc”)系统的各种方面的方块图。

图2是说明根据一些实施例的模拟数字转换器方法的实例的步骤流程图。

图3是说明根据一些实施例的示例性模拟数字转换器系统的又一些方面的电路图。

图4是说明根据一些实施例的示例性第一级模拟数字转换器的各种方面的电路图。

图5是说明根据一些实施例的示例性第一级模拟数字转换器的又一些方面的电路图。

图6是说明根据一些实施例的示例性电压时间转换器(voltage-to-timeconverter，vtc)的各种方面的电路图。

图7是说明根据一些实施例的示例性第一级模拟数字转换器及示例性残余电压/时间转换的示例性时序的时序图。

图8是说明根据一些实施例的示例性时间数字转换器(time-to-digitalconverter，tdc)的各种方面的电路图。

图9是说明根据一些实施例的示例性数字输出级的各种方面的电路图。

附图标号说明

10：第一级；

20：第二级；

30：第三级；

40：控制器；

100：模拟数字转换器；

102：输入端子；

104：输出端子；

200：模拟数字转换器方法；

210、212、214、220、222、224、226、230：操作；

310：环路滤波器；

312：逐次逼近寄存器式模拟数字转换器；

314：数字模拟转换器；

316、410：求和点；

320：输出级；

330：放大器；

332：开关装置；

334：过零检测器(zcd)；

420：积分器；

430：逐次逼近寄存器式子模拟数字转换器；

440：动态元件匹配；

450：数字模拟转换器；

511、512、513、514：逐次逼近寄存器式电容器；516：比较器；

521、522、523、524：开关装置；

530：控制逻辑；

540：残余补偿电路；

542：补偿电容器；

610：电容器；

710：脉冲；

712：第一级adc位循环脉冲；

714：数字位决策脉冲；

716：残余电压放电信号；

718：残余放大器信号；

720：放大器复位信号；

810：延迟线单元元件；

820：触发器；

902：延迟单元；

910：第一求和点；

912：微分器；

914：第二求和点；

916：抽取滤波器；

aol：放大器增益；

cout(z)：组合输出；

dout：数字输出；

fout(z)：逐次逼近寄存器式模拟数字转换器的输出；

gnd：接地节点；

hd(z)：数字滤波器函数；

idis：恒定放电电流；

n1：最高有效位；

n2：最低有效位；

qk(z)：量化错误信号；

sout(z)：输出；

tp：输出脉冲；

vin：模拟输入电压信号；

vo：经放大残余电压；

vos：放大器补偿电压；

vres：残余电压；

vrefm、vrefp：参考电压；

x(z)：原始模拟输入信号；

脉冲；

脉冲信号。

具体实施方式

以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及设置形式的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。此种重复是出于简洁及清晰的目的，而并非自身指示所论述各种实施例及/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“下方(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。

模拟数字转换器(“adc”)将模拟信号转换成数字信号。典型的模拟数字转换器设置形式包括管线式(pipelined)、闪速式(flash)、δ-σ式(delta-sigma)、积分式(integrating)(斜率式(sloping))、逐次逼近寄存器(successiveapproximationregister，sar)式等。每一种模拟数字转换器架构均存在相关联的利与弊。举例来说，δ-σ式模拟数字转换器能够实现相对高的分辨率(16位及高于16位)，但可实现的频宽可能有限。逐次逼近寄存器式模拟数字转换器(“saradc”)能够以相对低的功耗运作，但可能具有有限的分辨率。

图1是说明根据本揭露各种方面的示例性模拟数字转换器的方块图。图1中所示模拟数字转换器100包括接收模拟输入电压信号vin的输入端子102。输出端子104提供模拟输入信号的数字表示形式dout。第一级10耦合到输入端子102且将所接收模拟输入电压信号转换成第一数字值及模拟残余信号。第二级20耦合到第一级10且将模拟残余信号转换成表示模拟残余信号的时间值。第三级30耦合到第二级且将时间值转换成第二数字值，且控制器40将第一数字值与第二数字值组合成在输出端子104处所提供的表示模拟输入电压信号的数字输出信号。

在一些实例中，第一级10将模拟输入信号在电压域中进行转换，并提供总共m个输出位中的预定数目n1个位(n1及m是正整数)。在所示实例中，n1个位是m个输出位中的最高有效位(mostsignificantbit，msb)。在此种实例中，第三级将模拟残余信号在时域中进行转换，并输出m个输出位中的预定数目n2个位(n2是正整数)。举例来说，n2个位是m个输出位中的最低有效位(leastsignificantbit,lsb)。

图2是说明根据所公开实例的模拟数字转换器方法200的流程图。在图2中，在操作210处接收模拟输入电压信号。在操作212处将模拟输入电压信号转换成第一数字值及模拟残余信号。在一些实施方案中，将模拟输入电压信号在电压域中转换成第一数字值，且在图2中所示实例中，如操作212及214中所示，将数字输出的n1个位在电压域中进行转换。

如在操作220中所示，操作212进一步输出模拟残余信号，在操作222中将模拟残余信号转换成表示模拟残余信号的时间值，并在操作224中将时间值在时域中转换成第二数字值，如在操作226中所示输出数字输出的n2个位。在操作230中，将第一数字值及第二数字值组合成表示模拟输入电压信号的数字输出信号(例如，m个输出位)。

图3是说明根据所公开实例的模拟数字转换器100的又一些方面的方块图。在图3中所示实施例中，第一级10包括用于输出数字输出dout的n1个最高有效位的δ-σ逐次逼近寄存器(“sar”)式模拟数字转换器设置形式。第一级模拟数字转换器10因此在输入端子102处接收模拟输入信号vin(如图3中的x(z)指示)，模拟输入信号vin被环路滤波器(loopfilter)310过滤并被逐次逼近寄存器式模拟数字转换器312转换成数字输出fout(z)。逐次逼近寄存器式模拟数字转换器的输出fout(z)包括m个数字输出位的n1个数字位，n1个数字位被提供到由控制器40实作的输出级320。逐次逼近寄存器式模拟数字转换器312的输出fout(z)还被数字模拟转换器(digital-to-analogconverter,dac)314接收，数字模拟转换器314将n1个位转换回模拟值，所述模拟值在求和点316处被接收且与原始模拟输入信号x(z)进行比较。模拟残余或量化错误信号qk(z)被输出到第二级20，第二级20是图3中所示实例中的电压时间转换器(“vtc”)。

图4说明图3中所示第一级10的基于逐次逼近寄存器的模拟数字转换器的实例的又一些方面。图4中所示基于逐次逼近寄存器的模拟数字转换器10包括二阶δ-σ式模拟数字转换器，所述二阶δ-σ式模拟数字转换器包括向对应积分器420提供相应输出的求和点410。积分器420的输出被四位逐次逼近寄存器式子模拟数字转换器(four-bitsarsub-adc)430(n1＝4位)转换成数字值，所述数字值被输出到图3中所示输出级320。图4中所示第一级模拟数字转换器10进一步包括动态元件匹配440，动态元件匹配440还接收n1个输出位，所述n1个输出位被数字模拟转换器450转换成模拟值，数字模拟转换器450的输出被提供到求和点410。逐次逼近寄存器式子模拟数字转换器430另外将残余信号qk(z)输出到电压时间转换器第二级20。

图5说明用于接收输入电压vin以及参考电压vrefp及vrefm的逐次逼近寄存器式子模拟数字转换器430的实例。逐次逼近寄存器式子模拟数字转换器430包括对输入电压信号vin进行跟踪及保持的内部电路。内部电路包括四个电容器511至514，所述四个电容器511至514对应于n1个输出位中的每一个。开关装置521至524响应于逐次逼近寄存器式开关控制器530将输入电压vin及参考电压vrefp、vrefm耦合到电容器511至514。残余补偿电路(residueoffsetcircuit)540进一步包括补偿电容器(offsetcapacitor)542。逐次逼近寄存器式电容器511至514中的每一个与补偿电容器542一起保持及输出残余电压vres或量化错误qk(z)。残余电压vres被比较器516作为输入而接收，且还被输出到电压时间转换器第二级20。

电压时间转换器第二级20包括放大器330，放大器330耦合有残余电压vres/量化错误qk(z)。如以下所进一步论述，开关装置332选择性地将量化错误qk(z)连接到恒定放电电流idis，以选择性地对量化错误qk(z)进行放电。放电量化错误信号qk(z)被放大器330放大，且经放大的信号被过零检测器(zerocrossingdetector)(“zcd”)334接收。

图6说明电压时间转换器第二级20的实施例。电容器610根据由第一级10输出的残余电压的电平来充电。换句话说，电容器610充电到残余电压电平。开关装置332将电容器610连接到恒定放电电流idis以对电容器610进行放电，由此将残余电压vres输入到放大器330的输入。放大器330的输出被过零检测器334接收以提供残余电压vres的时域表示形式。在所示实施例中，过零检测器334根据残余电压电平来输出具有脉冲宽度的脉冲tp。

如上所述，第一级模拟数字转换器10将模拟输入信号vin的第一部分转换成第一数字信号—数字输出的n1个最高有效位。因此，如根据以下方程式[1]所定义，模拟输入信号的其余部分(即，残余信号vres)为模拟输入电压vin减去第一级数字模拟转换器电压。

vres＝vin-vdac[1]

放大器的输出是经放大的残余电压vo，如方程式[2]中所示，经放大的残余电压vo是残余电压vres加上放大器补偿电压vos再减去基于电容器610及放电电流idis的负荷放电之后乘以放大器增益aol。

在方程式[2]的过零处，放电时间tdis如方程式[3]中所示。

因此，可从电容器放电时间tdis方程式中移除放大器增益aol。因此，通过所说明的设置形式，无论开环放大器的特性如何，放电时间tdis均为线性的。此使得能够使用简单的开环放大器，且不像典型电压时间转换器设置形式中一样需要反馈环路，在所述典型电压时间转换器设置形式中需要使用高增益、较高功耗的闭环放大器。

图7说明第一级10逐次逼近寄存器式子模拟数字转换器430及电压时间转换器第二级20的示例性时序图。图7说明与跟踪及保持功能对应的第一阶段脉冲710。图7中进一步示出第一级模拟数字转换器10位循环(firststageadc10bitcycling)脉冲712及数字位决策脉冲(digitalbitdecisionpulse)714、残余电压放电信号716、残余放大器信号718及放大器复位信号720。

各时序图信号是在图5中所示控制逻辑530中产生。图7说明与跟踪及保持功能对应的第一阶段脉冲710。当脉冲710为高的时，在电容器511至514的顶板(topplate)上会得到图5中的信号vin。在下一阶段期间，脉冲712被置位且脉冲712控制典型逐次逼近寄存器(sar)二进制搜索算法。第三阶段714使得比较器516能够进行操作以与逐次逼近寄存器的操作一起地产生数字位。所产生数字位锁存在控制逻辑区块530中。在第四阶段期间，信号716变高并接通放电电流开关332。在此阶段期间，存储在电容器511至514的底板(bottomplate)上的残余电压vres被放电。同时，脉冲718将放电电流耦合到放大器330的非反相端子。此外，当放电电流开关332被接通时，脉冲信号720为低的，此会使放大器330的非反相输入从接地节点gnd解耦。当放大器330检测到残余电压vres已被放电到零时，放大器330的输出信号使过零检测器334产生脉冲tp，脉冲tp是存储在电容器511至514的底板上的原始残余电压vres的时间表示形式。

图8说明第三级30的实例，第三级30包括被配置成将电压时间转换器20的输出转换成表示残余电压的数字值的时间数字转换器(“tdc”)。图8中所示实例使用数字延迟线单元元件来测量由电压时间转换器20输出的脉冲的时间间隔。在一些实施例中，由一系列延迟线单元元件810所接收的start信号(来自电压时间转换器20的输出脉冲tp的上升缘(risingedge))被实作成电压受控延迟胞(voltagecontrolleddelaycell)。每一延迟线单元元件810的输出还被设置为移位寄存器(shiftregister)的多个触发器820接收。响应于stop信号(来自电压时间转换器20的输出脉冲tp的下降缘(fallingedge))锁存延迟线的状态，使得能提供模拟残余信号的数字表示形式。在一些实例中进一步包括延迟锁定环(delaylockedloop，dll)以针对工艺变化、电源变化、及温度变化使单元延迟稳定化。

如上所述，模拟残余信号的数字表示形式包括模拟数字转换器输出的n2个位(最低有效位)。图3中所示输出级320被配置成将n1个位与n2个位组合成提供最终的m个位数字输出。图9示出输出级320的实例，输出级320包括管线修正逻辑功能(pipelinecorrectionlogicfunction)、数字滤波器功能(digitalfilterfunction)、及抽取功能(decimationfunction)。输出级320(及本文中提及的其他控制器装置)可由例如微处理器、微控制器、应用专用集成电路(applicationspecificintegratedcircuit，asic)、可编程逻辑装置等任意适合的控制装置实作。

由第一级10及第三级30所分别输出的n1个位及n2个位在第一求和点910处被接收。在所示实例中，n1个输出位首先被延迟单元902接收以将n1个输出位延迟成与n2个输出位对齐。第一求和点910的输出被微分器912接收，微分器912的输出在第二求和点914处被加到n1个位。组合输出cout(z)被抽取滤波器916接收，抽取滤波器916提供表示模拟输入电压vin的m位数字输出dout。

如以下方程式[4]中所示，第一级10的输出fout(z)是基于信号传递函数(signaltransferfunction)stf(z)及噪声传递函数(noisetransferfunction)ntf(z)。

fout(z)＝stf(z)x(z)+ntf(z)qk(z)[4]

时间数字转换器第三级30的输出sout(z)及组合输出cout(z)是根据方程式[5]及[6]。

sout(z)＝z^-d[fout(z)-qk(z)]+qm(z)[5]

cout(z)＝z^-dfout(z)+hd(z)[sout(z)-z^-dfout(z)][6]

将方程式[4]及[5]代入方程式[6]会得到方程式[7]。

cout(z)＝z^-dstf(z)x(z)+z^-d[ntf(z)-hd(z)]qk(z)+hd(z)qm(z)[7]

如果方程式[7]中的数字滤波器函数hd(z)(图9中的滤波器hd(z)912)与ntf(z)相同，则cout(z)如方程式[8]中所示。

cout(z)＝z^-dstf(z)x(z)+ntf(z)qm(z)[8]

因此，本文所公开的各种实施例提供一种可同时获取高的动态范围及大的转换频宽的模拟数字转换器方法及系统。模拟数字转换器的实例采用电压域模拟数字转换器(例如δ-σ式模拟数字转换器环路连同用于实现低功率及高分辨率的逐次逼近寄存器式量化器)与将电压时间转换器耦合到时间/数字级联级的时域模拟数字转换器的组合。所公开实例能够以良好的功率效率实现深次微米工艺技术(deepsub-micronprocesstechnology)的可按比例缩放有益效果。

所公开实施例包括一种模拟数字转换器，所述模拟数字转换器包括输入端子、第一级、第二级、第三级及控制器。输入端子被配置成接收模拟输入电压信号。第一级耦合到输入端子且被配置成将在所述输入端子处接收的模拟输入电压信号转换成第一数字值及模拟残余信号。第二级耦合到第一级且被配置成将模拟残余信号转换成表示所述模拟残余信号的时间值。第三级耦合到第二级且被配置成将时间值转换成第二数字值。控制器耦合到第一级及第三级且被配置成将第一数字值与第二数字值组合成表示模拟输入电压信号的数字输出信号。

在根据一个实施例中所述的模拟数字转换器，其中上述的第二级是电压转时间级，所述电压转时间级包括具有用于接收所述模拟残余信号的输入端子的开环放大器。

在根据一个实施例中所述的模拟数字转换器，其中上述的电压转时间级进一步包括用于接收所述开环放大器的输出的过零检测器。

在根据一个实施例中所述的模拟数字转换器，其中上述的第三级被配置成响应于所述过零检测器来产生脉冲，以提供所述模拟残余信号的时域表示形式。

在根据一个实施例中所述的模拟数字转换器，其中上述的开环放大器不包括反馈环路。

在根据一个实施例中所述的模拟数字转换器，其中上述的电压转时间级进一步包括电容装置，所述电容装置被配置成基于所述模拟残余信号来选择性地充电。

在根据一个实施例中所述的模拟数字转换器，其中上述的电压转时间级进一步包括开关装置，所述开关装置被配置成将所述模拟残余信号选择性地耦合到恒流源。

在根据一个实施例中所述的模拟数字转换器，其中上述的第一级被配置成在电压域中将所述模拟输入电压信号转换成所述第一数字值。

在根据一个实施例中所述的模拟数字转换器，其中上述的第一级包括逐次逼近寄存器式(“sar”)模拟数字转换器。

在根据一个实施例中所述的模拟数字转换器，其中上述的控制器被配置成对所述第一数字值的输出进行延迟。

根据又一些所公开实施例，一种模拟数字转换方法包括：接收模拟输入电压信号；以及将模拟输入电压信号转换成第一数字值及模拟残余信号。将模拟残余信号转换成表示所述模拟残余信号的时间值，且将所述时间值转换成第二数字值。将第一数字值与第二数字值组合成表示模拟输入电压信号的数字输出信号。

在根据一个实施例中所述的模拟数字转换方法，其中上述的模拟输入电压信号在电压域中被转换成所述第一数字值。

在根据一个实施例中所述的模拟数字转换方法，进一步包括使用开环放大器来放大所述模拟残余信号。

在根据一个实施例中所述的模拟数字转换方法，进一步包括检测所述模拟残余信号的过零。

在根据一个实施例中所述的模拟数字转换方法，其中上述的第一数字值包括所述数字输出信号的最高有效位。

在根据一个实施例中所述的模拟数字转换方法，其中上述的第二数字值包括所述数字输出信号的最低有效位。

根据再一些所公开实施例，一种模拟数字转换器包括输入端子及耦合到所述输入端子的控制器。控制器被配置成：将在输入端子处接收的模拟输入电压信号转换成第一数字值及模拟残余信号；将模拟残余信号转换成表示所述模拟残余信号的时间值；将时间值转换成第二数字值；以及将第一数字值与第二数字值组合成表示模拟输入电压信号的数字输出信号。

在根据另一个实施例中所述的模拟数字转换器，进一步包括电压时间转换器，所述电压时间转换器包括具有用于接收所述模拟残余信号的输入端子的开环放大器。

在根据另一个实施例中所述的模拟数字转换器，其中上述的开环放大器为固有地线性的。

在根据另一个实施例中所述的模拟数字转换器，其中上述的电压时间转换器包括电容元件，所述电容元件被配置成基于所述模拟残余信号进行充电，且其中所述电压时间转换器被配置成将所述电容元件选择性地耦合到恒流源以选择性地对所述电容元件进行放电。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本揭露的各个方面。所属领域中的技术人员应知，其可容易地使用本揭露作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本揭露的精神及范围，而且他们可在不背离本揭露的精神及范围的条件下对其作出各种改变、代替、及变更。