本发明涉及一种广泛应用于测量、控制、计算、通信、气象等测试设备，商业、工业等诸多领域,在信号质量不佳时，对b时间码的译码方法。
背景技术：
irig-b格式时间码，简称b码为国际通用时间格式码，用于各系统的时间同步具有传输容易，接口标准化，国际通用等特点。
irig-b时间码格式是每秒一帧的时间串码，每个码元宽度为10ms，一个时帧周期包括100个码元。码元的“准时”参考点是其脉冲前沿，时帧的参考标志由一个位置识别标志和相邻的参考码元组成，其宽度为8ms；每10个码元有一个位置识别标志：p1，p2，p3，…，p9，p10，它们均为8ms宽度；pr为帧参考点；二进制"1"和"0"的脉宽为5ms和2ms。一个时间格式帧从帧参考标志开始，连续两个8ms宽脉冲表明秒的开始，从第二个8ms开始对码元进行编码,分别为第0，1，2，…，99个码元。在b码时间格式中含有天、时、分、秒，时序为秒-分-时-天，所占信息位为秒7位、分7位、时6位、天10位，其位置在p0～p5之间。p6～p10包含其他控制信息。其中“秒”信息：第1，2，3，4，6，7，8码元；"分”"信息：第10，11，12，13，15，16，17码元；“时”信息：第20，21，22，23，25，26，27码元；第5，14，24码元为索引标志，宽度为2ms。时、分、秒均用bcd码表示，低位在前，高位在后；个位在前，十位在后。
对b码进行解码就是将b码中所包含的时、分、秒信息提取出来，转换成主计算机能够识别的形式,同时以秒的准时点为参考,生成毫秒信息，一同送入主计算机中。由于一般存在线缆衰减，gps信号弱，电磁干扰，突发干扰(如振动干扰)等，b时间码经过了信道传输后会存在质量不佳甚至中断的情况。对于时间信息要求一般的应用，按照b时间码格式简单译码即可。而对于时间信息严重依赖，或是对时间同步精度很高的应用，如何解决高精度的时间同步技术、高精度的时间保持技术和高精度的b码切换技术成为难点。
技术实现要素：
本发明的目的是针对上述传统b时间码译码电路的不足之处，提供一种资源占用开销小,能够提高irig-b码时间同步精度和可靠性的方法，在b时间码信号质量差，甚至偶发信号中断的情况下，能够稳定的获取准确的时间信息。
本发明解决现有技术问题所采用的方案是：一种提高b时间码译码性能的方法，其特征在于包括如下步骤：在传统b时间码译码器基础上，增加与之相连的bcd码转换器、锁定判决器和连接bcd码转换器的校时控制器及定时器、校时控制器，通过第二级内b时间码编码器输出时间信息的内b时间码译码器，以构成译码-编码-码译架构的b时间码译码电路；第一级b时间码译码器对外部输入的b码进行译码，将输出的时间信息传输到bcd码转换器转换为bcd码格式，通过校时控制器向内b时间码编码器提供校正参考时间信息；信号锁定判决模块根据第一级b时间码译码器输出的外时间信息和秒脉冲信息，通过计算判决当前外b码的锁定状态；校时控制器在定时器产生的周期性校时脉冲触发下，根据外b码的锁定判决指示和bcd码格式的时间信息，周期性的校正内b时间码编码器与外b时间码的时间偏差；内b码编码器在本地系统时钟驱动下，稳定的产生内b时间码；内b时间码通过第二级b时间码译码器解调，得到最终的输出时间信息。
本发明相比于现有技术具有如下有益效果：
提高了irig-b码译码时间同步精度。本发明在传统b时间码译码器基础上，增加bcd码转换器，锁定判决器，校时控制器，定时器，内b时间码编码器，内b时间码译码器构成译码-编码-码译架构的b时间码译码电路获取时间信息，最终的解调时间信息本质上始终是对稳定的内b时间码的解调，从而消除了外b时间码在调制和传输过程中引起的脉冲宽度畸变等因素，从根本上解决了时间信息可能存在的不连续或跳变问题，确保了时间信息不闪断。在采用同频率源的系统中，b时间码译码性能理论上可以完全不受外b码信号质量的影响，从而极大的提高了irig-b码时间同步精度和可靠性。
资源占用开销小。本发明采用的这种译码-编码-码译架构处理方法，核心在于外b时间码仅用于周期校时参考，最终的解调时间是稳定可靠的内b码时间信息。在资源占用方面由于编码、译码功能的资源开销原本就很小，并且在系统调试时，也只是加入少量的控制信息，从而使得仅额外增加很小的资源占用开销就达到了提高译码精度和可靠性的目的。同时由于严格控制处理时延，所产生的额外时间延迟可以忽略不计，可以达到对时间信息的实时解调的需求。
下面结合附图和具体实施方式对本方法进一步说明。
附图说明
图1是本发明所涉及的提高b时间码译码性能的实现框图。
具体实施方式
参阅图1。根据本发明，在传统b时间码译码器基础上，增加bcd码转换器，锁定判决器，校时控制器，定时器，内b时间码编码器，内b时间码译码器构成译码-编码-码译架构的b时间码译码电路。第一级b时间码译码器完成对外部输入的b时间码进行常规译码，输出的时间信息通过bcd码转换器转换为bcd码格式，从而为内b时间码编码器提供校正参考时间信息；锁定判决模块通过对外时间信息和秒脉冲的计算，判断当前外b时间码的锁定状态；校时控制器在定时器产生的周期性校时脉冲触发下，通过外b时间码锁定指示和bcd码格式的时间信息，周期性的校正内b时间码编码器；内b码编码器在本地译码系统时钟驱动下，稳定的产生内b时间码；内b时间码通过第二级b时间码译码器(即内b时间码译码器)解调后，得到最终的输出时间信息。
在实施例中，实现过程需采用远高于b时间码速率的译码系统工作时钟(如100mhz)来完成上述处理，信号与信息的处理计算按照译码系统工作时钟驱动处理，严格控制第一级和第二级的处理延迟在系统时钟周期级别，从而实现最终输出时间信息延迟控制在10ns量级。
信号锁定判决模块根据b时间码译码器输出的秒脉冲信号，触发译码系统工作时钟进行计数，在两次秒脉冲信号之间的计数值与系统工作时钟频率相等，并且两次时间信息刚好相差1秒，即认为是外b时间码锁定，信号正常。
校时控制器对内b时间码进行校准时，使用译码系统工作时钟精准检测外b时间码的秒脉冲时刻，使用外b时间码译码输出的整秒时间信息加1秒作为内b时间码编码器的校时参考时间。
校时控制器的周期校时规则使用定时器产生周期性的校准触发脉冲，在外b时间码正常输入的情况下，即外b时间码判决为锁定的情况下，周期性的校准内b码编码器，确保内外b码时间的长期同步；在外b时间码判决为失锁时，若当前时刻是周期性校时的校时秒段，则不对内b时间码编码器进行校正，在下一次外b时间码判决锁定时，对内b时间码编码器进行校准。