模数转换电路及流水线模数转换器的制作方法

本公开涉及集成电路领域，尤其涉及一种模数转换电路及流水线模数转换器。

背景技术：

流水线模数转换器(adc，analog-to-digitalconverter)由若干级功能类似的模块组成，每个模块包括子模数转换(sadc)模块和数模转换及放大(mdac)模块等。

流水线adc的精度与mdac模块的信号处理精度密切相关，而mdac模块的工作参数会影响mdac模块的信号处理精度。举例来说，mdac模块中电容匹配的非理想性对mdac模块的精度影响较大。电容失配对mdac输出误差的影响有两方面：一个是与sadc量化结果无关的失配项，即增益误差；另一个是与sadc量化结果有关的失配项。这两项误差均会造成流水线adc精度下降，各次谐波上升等影响。在多比特mdac结构中，与sadc的量化结果有关的失配项影响更为明显。为保证流水线adc的精度，需要电容匹配精度满足设计需求。

在相关技术中，通常留有大量设计余量(例如增大电容面积)，或者通过模拟或数字方式进行电容补偿。然而，增大电容面积会增加流水线adc的输入负载及运算放大器(opa)负载，不仅增加流水线adc功耗，而且显著增加采样开关、opa等其他模块的设计难度；采用模拟电容补偿的方式需要复杂的开关电容网络，显著增加模拟电路的复杂度并提高版图布局的难度；采用数字电容补偿的方式对mdac电容失配的测量精度要求较高，传统测量方案需要对流水线adc输入多个精度很高的直流电压，测试环境代价很大。

技术实现要素：

有鉴于此，本公开提出了一种模数转换电路，能够以较低的代价进行电容失配误差的测量和校正，实现高精度的流水线模数转换器。

根据本公开的一方面，提供了一种模数转换电路，所述电路是流水线模数转换器的一级，所述电路包括：子模数转换sadc模块、数模转换及放大mdac模块、控制及测量模块、多路选择器mux模块以及校正模块，

所述sadc模块的输入端输入模拟信号，输出端输出模数转换后的第一数字信号；

所述mux模块连接在所述sadc模块和所述mdac模块之间，一输入端输入所述第一数字信号，另一输入端输入所述控制信号，使能端输入使能信号；

所述mdac模块一输入端输入所述模拟信号，另一输入端连接所述mux模块的输出端，输出端输出余差信号；

所述控制及测量模块连接到所述mux模块，第一输出端输出控制信号，第二输出端输出使能信号，第三输出端输出校正信号；

所述校正模块连接到所述控制及测量模块，一输入端连接所述mux模块的输出端或连接所述sadc模块输出的第一数字信号，另一输入端输入所述校正信号，输出端输出第二数字信号，

其中，在所述使能信号控制下，所述mux模块的输出端输出所述第一数字信号或所述控制信号到所述mdac模块，

其中，所述校正模块根据电容失配参数对所述第一数字信号进行校正，输出校正后的所述第二数字信号。

在一种可能的实现方式中，所述电路还包括模数转换adc模块，

所述adc模块连接到所述mdac模块和所述控制及测量模块，输入端输入所述余差信号，输出端输出模数转换后的第三数字信号；

其中，所述控制及测量模块的输入端输入所述第三数字信号。

在一种可能的实现方式中，所述adc模块包括流水线模数转换器的下一级模数转换电路的sadc模块。

在一种可能的实现方式中，当所述mux模块的输出端输出所述控制信号时，所述模拟信号切换为第一模拟电压，所述控制及测量模块根据所述控制信号和所述第三数字信号确定所述电容失配参数，并生成包括所述电容失配参数的校正信号。

在一种可能的实现方式中，所述第一模拟电压为零电平。

在一种可能的实现方式中，所述控制信号包括依次输出的多个数字信号，所述多个数字信号的数量与所述mdac模块的采样电容数量相同。

在一种可能的实现方式中，所述控制及测量模块根据所述控制信号和所述第三数字信号确定所述电容失配参数，包括：

在所述mux模块输出所述控制信号的当前数字信号期间，多次测量所述adc模块输出的第三数字信号，获取多个测量信号值；

将所述多个测量信号值的平均值确定为与所述当前数字信号相对应的测量信号；

根据所述控制信号的多个数字信号以及分别与所述控制信号的多个数字信号相对应的多个测量信号，确定所述电容失配参数。

在一种可能的实现方式中，归一化后的控制信号的各位数字之和与归一化后的模拟信号的值处于相同的区间内。

在一种可能的实现方式中，所述控制信号的位数与所述mdac模块的采样电容数量相同。

在一种可能的实现方式中，所述控制信号包括不同的m个数字信号，

所述m个数字信号中的第一信号与第二信号的各位之间有2位不同，其它位相同；

所述m个数字信号中的m/2-1个第三信号与所述第一信号的的各位之间有2位不同，其它位相同；

所述m个数字信号中的m/2-1个第四信号与所述第二信号的的各位之间有2位不同，其它位相同，

其中，m为大于1的自然数。

在一种可能的实现方式中，根据所述控制信号的多个数字信号以及分别与所述控制信号的多个数字信号相对应的多个测量信号，确定所述电容失配参数，包括：

对所述多个测量信号分别进行多次加减运算，获得所述mdac模块中的多个采样电容相对于所述多个采样电容中第一电容的第一失配参数；

根据所述第一失配参数，获得所述多个采样电容相对于所述多个采样电容的电容均值的第二失配参数；

将所述第二失配参数确定为所述电容失配参数，

其中，加减运算的次数为所述mdac模块中的采样电容数量减1。。

根据本公开的另一方面，提供了一种流水线模数转换器，所述流水线模数转换器的各级分别包括如上所述的模数转换电路。

根据本公开的各方面的模数转换电路及流水线模数转换器，能够通过控制及测量模块获取流水线模数转换器的电容失配参数，并通过校正模块对sadc模块输出的第一数字信号进行校正，输出校正后的第二数字信号，从而以较低的电路复杂度实现了高精度的流水线模数转换器。

根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。

图1是根据相关技术的流水线模数转换器的第一级模数转换电路的示意图。

图2a和图2b分别是根据相关技术的模数转换电路的mdac模块的电路结构示意图及其电路时序的示意图。

图3是根据相关技术的模数转换电路的mdac模块的传输曲线的示意图。

图4a和图4b分别是根据本公开一示例性实施例示出的模数转换电路的示意图。

图5a是根据本公开一示例性实施例示出的确定电容失配参数的步骤的流程图。

图5b是根据本公开一示例性实施例示出的确定电容失配参数的示意图。

图6是根据本公开一示例性实施例示出的模数转换电路的mdac模块传输曲线的示意图。

具体实施方式

以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

图1是根据相关技术的流水线模数转换器的第一级模数转换电路的示意图。举例来说，流水线adc可以包括若干级功能类似的模数转换电路，如图1所示，根据相关技术的模数转换电路10可以包括：

子模数转换(sadc)模块101，sadc模块101的输入端输入初始信号vin0，输出端输出模数转换后的数字信号dout0；其中，如果不是第一级模数转换电路，则vin0是前一级模数转换电路提供的模拟信号；

数模转换及放大(mdac)模块102，mdac模块102连接到sadc模块101，一输入端输入初始信号vin0，另一输入端输入数字信号dout0，输出端输出余差信号vres0。

在一种可能的实现方式中，如图1所示，mdac模块102可包括数模转换器(dac)、加法器、运算放大器(opa)以及时钟发生器。dac的输入端输入数字信号dout0，输出端连接加法器的一输入端；加法器的另一输入端输入初始信号vin0，输出端连接运算放大器opa的输入端；opa的输出端输出余差信号vres0；时钟发生器分别输出时钟信号到dac、加法器以及opa。

举例来说，初始信号vin0同时进入sadc模块101和mdac模块102，在sadc模块101进行粗量化(也即，初步的模数转换)，例如量化1～4bit，量化结果(数字信号dout0)送入mdac模块102。mdac模块102根据sadc模块101的输出，转换成不同的参考电压，初始信号vin0与之相减后，由opa放大若干倍，得到余差信号vres0，送入下一级处理。

图2a和图2b分别是根据相关技术的模数转换电路的mdac模块的电路结构示意图及其电路时序的示意图。图3是根据相关技术的模数转换电路的mdac模块的传输曲线的示意图。

其中，图2a示出了mdac模块102的一种示例性的具体电路结构，图2b示出了图2a所示的mdac模块102的时钟信号。该时钟信号可以包括两个反向的时钟φ1和φ2，其中tclk表示系统时钟的周期，cs0,1-cs0,n表示采样电容，n表示采样电容的数量(采样电容的数量n与数字信号dout0的位数相同)，cstg02表示第二级的采样电容，cf0表示反馈电容，vrp和vrn分别表示正参考电压和负参考电压。

在一种可能的实现方式中，如图2a所示，在φ1相(例如φ1为高的1/2时钟周期tclk)，vin0被采样进各个采样电容cs0,1-cs0,n中。采样结束(例如φ1为低)后，φ1相各个开关断开。φ2相(例如φ2为高的1/2时钟周期tclk)开关闭合，此时各个电容cs0,1-cs0,n下级板的电压由sadc模块101的输出信号控制，根据sadc模块101的输出信号(量化结果)来选择接vrp还是vrn，以此实现mdac中数字-模拟的转换，从而形成如图3所示的传输曲线。opa工作在闭环负反馈状态，根据电荷守恒和理想opa的工作原理，可以得到：

公式(1)中，vres0表示mdac模块102输出的余差信号，vin0表示输入的初始信号，d0k表示sadc模块101的数字信号dout0的第k位，d0k的取值范围是[-1，1]，cs0,k表示第k个采样电容的电容值，k为1～n之间的整数，cf0表示反馈电容的电容值，vref表示流水线adc的满幅电压，流水线adc的输入信号范围应在[-vref，vref]的范围内。

电容失配对mdac输出误差的影响有两方面：一个是与sadc量化结果无关的失配项，即增益误差另一个是与sadc量化结果有关的失配项这两项误差均会造成流水线adc精度下降，各次谐波上升等影响。在多位mdac结构中，与sadc的量化结果有关的失配项影响更为明显。为保证流水线adc的精度，需要电容匹配精度满足设计需求。

图4a和图4b分别是根据本公开一示例性实施例示出的模数转换电路的示意图。该电路40是流水线adc的任意一级。如图4a和图4b所示，该电路40包括：子模数转换sadc模块401、数模转换及放大mdac模块402、控制及测量模块405、多路选择器mux模块404以及校正模块403。

其中，sadc模块401的输入端输入模拟信号vin，输出端输出模数转换后的第一数字信号d1；

mux模块404连接在sadc模块401和mdac模块402之间，一输入端输入所述第一数字信号d1，另一输入端输入控制信号dctrl，使能端输入使能信号cali_en；

mdac模块402一输入端输入模拟信号vin，另一输入端输入第一数字信号d1，输出端输出余差信号vres；

控制及测量模块405连接到mux模块402，第一输出端输出控制信号dctrl，第二输出端输出使能信号cali_en，第三输出端输出校正信号d4；

校正模块403连接到控制及测量模块405，一输入端连接所述mux模块的输出端(如图4a所示)或连接sadc模块401输出的第一数字信号d1(如图4b所示)，另一输入端输入校正信号d4，输出端输出第二数字信号d2。

其中，在所述使能信号cali_en控制下，所述mux模块404的输出端输出所述第一数字信号d1或所述控制信号dctrl到所述mdac模块402。例如，使能信号cali_en＝0时，选通第一数字信号d1；使能信号cali_en＝1时，选通控制信号dctrl。其中，控制信号dctrl的位数可与mdac模块402的采样电容数量相同。

其中，所述校正模块403根据电容失配参数对所述第一数字信号d1进行校正，输出校正后的所述第二数字信号d2。

根据本公开实施例的模数转换电路，能够通过控制及测量模块获取流水线模数转换器的电容失配参数，并通过校正模块对sadc模块输出的第一数字信号进行校正，输出校正后的第二数字信号，从而以较低的电路复杂度实现了高精度的流水线模数转换器。

举例来说，sadc模块401和mdac模块402可以采用相关技术的电路结构，模拟信号vin同时进入sadc模块401和mdac模块402，在sadc模块401进行初步模数转换，转换结果(第一数字信号d1)送入mdac模块402。mdac模块402根据sadc模块401的输出，转换成不同的参考电压，模拟信号vin与之相减后，由opa放大若干倍，得到余差信号vres，送入下一级处理。其中，mdac模块402中可包括数模转换器(dac)、加法器、运算放大器(opa)以及时钟发生器。其中，第一数字信号d1的位数与mdac模块402的采样电容数量相同。

在一种可能的实现方式中，如图4a所示，校正模块403可连接到mux模块404的输出端。当电路处于正常工作模式下时，mux模块404的输出端输出第一数字信号d1，校正模块403的一个输入端输入第一数字信号d1，输出端输出第二数字信号d2。如图4b所示，校正模块403还可连接到sadc模块401的输出端，直接输入第一数字信号d1，输出端输出第二数字信号d2。校正模块403可根据控制及测量模块输出的电容失配参数校正信号d4或存储的电容失配参数对第一数字信号d1进行校正，输出校正后的第二数字信号d2。

在一种可能的实现方式中，可以通过校正测试来确定模数转换电路的电容失配参数。可通过控制及测量模块405对mux模块404进行控制，使得在测试模式期间mux模块404输出控制信号dctrl。

在一种可能的实现方式中，当mux模块404的输出端输出控制信号dctrl时，模拟信号vin切换为第一模拟电压，控制及测量模块405根据控制信号dctrl和第三数字信号d3确定电容失配参数，并生成包括电容失配参数的校正信号d4。其中，第一模拟电压可为零电平。

在校正测试时，可以将输入到模数转换电路的模拟信号vin与零电平(第一模拟电压)短路。考虑到运算放大器(opa)输入端直流失调，实际输入的模拟信号vin会是一个接近零电平的静态电压。图6是根据本公开一示例性实施例示出的模数转换电路的mdac模块传输曲线的示意图。如图6的传输曲线所示，模拟信号vin可以划分为-4、-3、-2、-1、0、1、2、3、4等区间。其中，对于第一级模数转换电路，模拟信号vin即为零电平；如果不是第一级模数转换电路，则模拟信号vin是前一级模数转换电路输出的模拟信号(余差信号vres)，该模拟信号可能由于前级存在直流失配而产生偏移。

在一种可能的实现方式中，控制信号dctrl包括依次输出的多个数字信号，多个数字信号的数量与所述mdac模块的采样电容数量相同。

在一种可能的实现方式中，归一化后的控制信号的各位数字之和与归一化后的模拟信号的值处于相同的区间内。

在校正测试时，控制及测量模块405可以通过其内部的状态机生成依次输出的多个数字信号，作为控制信号dctrl输出。数字信号的数量可以大于或等于控制信号的位数(也即mdac模块402中的采样电容数量)，以便实现对电容失配参数的计算。例如，控制信号dctrl有m个数字信号dctrl，j，其中j的取值为1～m，m>1；每个数字信号dctrl，j包括n位数字dij，其中i的取值为1～n，n>1，并且有m≥n。

如前所述，第一级模数转换电路实际输入的模拟信号vin会是一个接近零电平的静态电压。在该情况下，为保证mdac模块402对测量精度的影响最小，控制信号dctrl，j的各位数字的取值需要保证余差信号vres尽量接近0v(例如，可以使得vres≤0.5v)。这样，后一级的adc模块输入的信号也处于接近0v的范围内，使得后一级的adc模块的线性度和精度也较好。

在该情况下，可以使得归一化后的控制信号dctrl，j的各位数字dij的总和sumj(dij)与归一化后的模拟信号vin处于相同的区间内。对于第一级模数转换电路，模拟信号vin即为接近零电平的静态电压，该级的sumj(dij)可取值为0，与归一化后的模拟信号vin处于相同的区间，从而保证mdac模块的最佳工作状态；如果不是第一级模数转换电路，则可能存在输入端偏移(余差信号vres偏移)，归一化后的模拟信号vin可能在图6的1，0或-1区间内，则该级的sumj(dij)可相对应地取值为1，0或-1，从而保证mdac模块的最佳工作状态。

根据mdac模块的电路结构，并对余差信号相对于参考电压(满幅输入电压)vref进行归一化，可以获得如下公式(2)：

公式(2)中，vres，j表示控制信号为dctrl，j时mdac模块102输出的余差信号，vin表示输入的模拟信号，dij表示数字信号dctrl，j的第i位，i为1～n之间的整数，dij的取值范围是[-1，1]，cs,i表示第i个采样电容的电容值(例如设为c)，cf表示反馈电容的电容值(例如设为2c)，vref表示流水线adc的满幅输入电压(例如1v)；

公式(2)中，可表示运算放大器opa的直流增益a及电容失配对本级传输特性的影响系数。

如图4a和图4b所示，在一种可能的实现方式中，该电路40还包括模数转换adc模块406，adc模块406连接到mdac模块402和控制及测量模块405，输入端输入余差信号vres，输出端输出模数转换后的第三数字信号d3；

其中，所述控制及测量模块405的输入端输入第三数字信号d3。

举例来说，可以采用adc模块406对余差信号vres进行量化(模数转换)，将获得的第三数字信号d3输入到校正模块403中，以便校正模块403根据第三数字信号d3计算电容失配参数d4。

在一种可能的实现方式中，adc模块406可包括流水线模数转换器的下一级模数转换电路的sadc模块401。也就是说，在当前测试的模数转换电路不是流水线adc的最后一级时，adc模块406可复用下一级模数转换电路的sadc模块401，如果当前的模数转换电路不是流水线adc的最后一级，则adc模块406可以复用下一级模数转换电路的sadc模块401，还可以采用流水线adc当前级之后的各级整体作为adc模块406，以实现对余差信号vres的量化；如果当前的模数转换电路是流水线adc的最后一级，则可以采用单独的adc模块406，以实现对余差信号vres的量化。也可以对流水线adc的每一级模数转换电路添加adc模块406，本公开对此不作限制。

由于第三数字信号d3即为余差信号vres的量化结果，则在存在m个余差信号vres，j的情况下，公式(2)可表示为：

公式(3)中，d3，j的表示对余差信号vres，j的量化后的数字信号(第三数字信号)。

在一种可能的实现方式中，当所述mux模块的输出端输出所述控制信号时，所述校正模块可根据所述控制信号和所述第三数字信号确定所述电容失配参数。

图5a是根据本公开一示例性实施例示出的确定电容失配参数的步骤的流程图。如图5a所示，在一种可能的实现方式中，控制及测量模块根据所述控制信号和所述第三数字信号确定所述电容失配参数，包括：

步骤s61，在所述mux模块输出所述控制信号的当前数字信号期间，多次测量所述adc模块输出的第三数字信号，获取多个测量信号值；

步骤s62，将所述多个测量信号值的平均值确定为与所述当前数字信号相对应的测量信号；

步骤s63，根据所述控制信号的多个数字信号以及分别与所述控制信号的多个数字信号相对应的多个测量信号，确定所述电容失配参数。

举例来说，在校正测试时，控制及测量模块405的使能信号变化(例如使能信号cali_en＝1)，选通控制信号dctrl。该情况下，控制及测量模块405可以通过其内部的状态机生成依次输出的多个数字信号dctrl，j(j的取值为1～m)，输入到mdac模块402中。其中，每个数字信号dctrl，j输出保持一定的时间。应当理解，该时间可根据实际需要预先设定，本公开对此不作限制。

如图4a和图4b所示，在mux模块404输出当前数字信号dctrl，j期间，mdac模块402输出相对应的余差信号vres，j，adc模块406则对余差信号vres，j进行量化，获取量化后的第三数字信号d3，j。

在一种可能的实现方式中，控制及测量模块405可以多次测量adc模块406输出的第三数字信号，获取到多个测量信号值；并且，可对多个测量信号值求取平均值，将该平均值作为最终的测量信号(第三数字信号d3，j)。通过这种方式，可以提高测量信号的精度。

图5b是根据本公开一示例性实施例示出的确定电容失配参数的示意图。如图5b所示，针对依次输出的多个数字信号dctrl，j(j的取值为1～m)，可以执行步骤s61和s62，对每个数字信号dctrl，j分别进行测量。如果已测量的数字信号的数量小于数字信号的总数量(m个)，则未完成所有数字信号的测量，返回继续执行步骤s61和s62；如果已测量的数字信号的数量已达到数字信号的总数量(m个)，则已完成所有数字信号的测量，可以执行步骤s63。

从而，在对依次输出的多个数字信号dctrl，j(j的取值为1～m)进行分别测量，也即步骤s61和s62循环执行m次后，控制及测量模块405可以获取到与m个控制信号dctrl，j相对应的m个测量信号(第三数字信号d3，j)，并在步骤s63中根据m个控制信号dctrl，j和m个第三数字信号d3，j确定电容失配参数。

在一种可能的实现方式中，所述控制信号包括不同的m个数字信号，

所述m个数字信号中的第一信号与第二信号的各位之间有2位不同，其它位相同；

所述m个数字信号中的m/2-1个第三信号与所述第一信号的的各位之间有2位不同，其它位相同；

所述m个数字信号中的m/2-1个第四信号与所述第二信号的的各位之间有2位不同，其它位相同，

其中，m为大于1的自然数。

其中，上述m个数字信号中的第一信号、第二信号、第三信号及第四信号可以任意调整顺序。

下面以有效精度为2-bit的流水线adc，m＝n＝8，采样电容cs,i的电容标称值为c为例，来说明根据本公开的模数转换电路的电容失配参数的具体计算方式。

可以依次设置8组控制信号dctrl，j(1≤j≤8)，如表1所示：

表1

在一种可能的实现方式中，可以使得控制信号dctrl，j的各位数字dij依次按表1中进行取值，并代入公式(3)中，可以得到：

在公式(4)中的各个物理量的定义已经在前面进行了说明，此处不再重复描述。

在一种可能的实现方式中，步骤s63可包括：

对所述多个测量信号分别进行多次加减运算，获得所述mdac模块中的多个采样电容相对于所述多个采样电容中第一电容的第一失配参数；

根据所述第一失配参数，获得所述多个采样电容相对于所述多个采样电容的电容均值的第二失配参数；

将所述第二失配参数确定为所述电容失配参数，

其中，加减运算的次数为所述mdac模块中的采样电容数量减1。

举例来说，可以对公式(4)中的各个公式做差，保留一个共同的采样电容值(上述的第一电容)(例如保留cs,8)，可以得到：

在公式(5)中，δd3，j(1≤j≤8)表示归一化的第三数字信号d3(余差信号vres的量化结果)之间的电压差，其中，δd3，8可定义为0。应当理解，也可以采用其他的相减顺序，本公开对此不作限制。

对于公式(5)，cf＝2c表示反馈电容的电容值，代入公式(5)的各个公式，得到：

对于公式(6)，在实际电路中，运算放大器直流增益a>>1，从而有ka≈1，而cs,i≈c，因此可以得到：

将公式(7)代入公式(6)进行公式简化，可以得到：

根据公式(8)，可以得到各个电容cs,i相对于cs,8的失配情况(也即，获得多个采样电容相对于多个采样电容中第一电容的第一失配参数)：

对公式(9)进行归一化处理，可以得到各个采样电容cs,i相对于所有采样电容的平均值的比值bi(也即，获得多个采样电容相对于多个采样电容的电容均值的第二失配参数)，并将比值bi作为各个采样电容cs,i的电容失配参数。如下所示：

公式(10)中的电容失配参数bi的取值可能大于1或小于1。如果bi>1，则表示对应的采样电容cs,i偏大；反之，如果bi<1，则表示对应的采样电容cs,i偏小。

本领域技术人员应当理解，以上仅是根据本公开的电容失配参数的计算原理的示例性说明，并不构成对本公开的限制。

本领域技术人员应当理解，控制及测量模块可以采用本领域公知的各种硬件或软件方式实现对电容失配参数bi的计算，本公开对此不作限制。

在一种可能的实现方式中，控制及测量模块405获取到电容失配参数bi后，可以根据电容失配参数bi生成校正信号d4，并将校正信号d4发送给校正模块403。校正模块403接收到校正信号d4后，可以存储其中的电容失配参数bi。

完成校正测试后，可使得控制及测量模块405的使能信号变化(例如使能信号cali_en＝0)，选通第一数字信号d1，并使得输入的模拟信号vin变为正常的模拟电压，模数转换电路退出校正测试模式。

在该情况下，可进入正常工作的模式，模拟信号vin经过sadc模块401，转换为第一数字信号d1；mux模块404的dout1为输出第一数字信号d1；第一数字信号d1进入校正模块403后，校正模块403根据电容失配参数bi，分别对第一数字信号d1各位进行相对应的校正。经校正后，可输出校正后的第二数字信号d2。本公开对具体的校正方式不作限制。通过这种方式，能够有效提高流水线模数转换器的精度。

根据本公开实施例的模数转换电路，在校正测量时，输入的模拟信号只需要是一个容易获得的高精度直流电压信号(例如零电平)，降低了电路复杂度；并且，校正模块及控制及测量模块的电路复杂度较低，降低了整个模数转换电路的电路复杂度。

根据本公开实施例的模数转换电路，在校正测试时，前级模数转换电路的mdac模块输出的余差信号的电压在0附近，有效降低了本级mdac运放增益非线性影响，并有效降低了后级模数转换电路的adc模块测量的非线性效应影响，保证有效测量的精度。

根据本公开实施例的模数转换电路，不局限于流水线adc的第一级模数转换电路的mdac模块，可应用于流水线adc的各级模数转换电路的mdac模块，对各级mdac模块分别进行校正。

根据本公开的实施例，还提供了一种流水线模数转换器，所述流水线模数转换器的各级分别包括如上所述的模数转换电路。

关于该流水线模数转换器，其中各个模块执行操作的具体方式已经在有关该模数转换电路的实施例中进行了详细描述，此处将不做详细阐述说明。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。