技术总结
本实用新型公开了一种时钟检测装置，包括时钟信号输入电路、第一充放电电路、第二充放电电路和逻辑输出电路，所述时钟信号输入电路的输入端用于接收待测时钟信号，所述时钟信号输入电路的输出端分别连接第一充放电电路的输入端和第二充放电电路的输入端，所述第一充放电电路的输出端连接逻辑输出电路的第一输入端，所述第二充放电电路的输出端连接逻辑输出电路的第二输入端。本实用新型涉及时钟检测领域，一种时钟检测装置，实现实时检测时钟信号是否输出三态即高电平、低电平或高阻态，实时检测时钟信号的频率是否发生异常，以防止电路系统出错。
技术研发人员：赵春波;宫景光;赵春利;高亚男;李妍
受保护的技术使用者：深圳市巴丁微电子有限公司
文档号码：201720479413
技术研发日：2017.05.02
技术公布日：2018.03.30