用于高压供电节点的电路及缓冲器电路的制作方法

本公开涉及电子缓冲器电路的领域，更特别地涉及单位增益缓冲器电路。

背景技术：

单位增益缓冲器具有接近1的电压增益，因此基本上不提供输入信号的放大(或衰减)。换句话说，输出基本上是输入的缓冲版本。单位增益缓冲器可以具有高输入阻抗和低输出阻抗，并且例如当不希望加载电路时被广泛使用。

单位增益缓冲器可用于高电压应用。例如，单位增益缓冲器可以耦合到一个或多个高压电源，例如大于15伏特(V)。为了耦合到高压电源，单位增益缓冲器电路可以使用高压器件。

技术实现要素：

本实用新型要解决的一个技术问题是提供一种用于高压供电节点的电路。

根据本实用新型的至少一个方面，提供了一种用于高压供电节点的电路，其中所述高压供电节点的电压足够大，以超过所述电路中低压晶体管结构的电压能力，但不足以超过所述电路中高压晶体管结构的电压能力，并且所述低压供电节点的电压足够低以适应所述电路中低压晶体管结构的电压能力，所述电路包括：缓冲器电路，用于向施加于其上的输入信号提供基本上一致的增益，所述缓冲器包括：具有高压能力的电源，被配置为耦合第一高压供电节点；具有高压能力的电流接收器，被配置为耦合第二高压供电节点；低压电路，耦合在所述电源和所述电流接收器之间的低压供电节点，所述低压电路包括：具有第一输入和第二输入的差分级，所述第一输入被配置为接收所述输入信号，并且所述第二输入被配置为接收所述缓冲器电路的输出的表示；和输出晶体管电路，以跟随器构造连接并耦合所述差分级的输出，所述输出晶体管电路被配置为提供所述缓冲器电路的输出电压。

在一个实施例中，其中所述差分级包括跨导放大器。

在一个实施例中，其中所述跨导放大器包括以级联构造连接的多个晶体管。

在一个实施例中，其中所述输出晶体管电路包括场效应晶体管。

在一个实施例中，其中所述场效应晶体管是低压场效应晶体管，并且其中所述输出晶体管电路还包括：高压场效应晶体管，与所述低压场效应晶体管串联耦合以保护所述低压场效应晶体管。

在一个实施例中，其中所述输出晶体管电路还包括：电压电平转换装置，耦合所述场效应晶体管的源端。

在一个实施例中，其中所述电压电平转换装置包括二极管连接的晶体管。

在一个实施例中，其中所述输出晶体管电路包括单高压场效应晶体管。

在一个实施例中，其中所述输出晶体管电路包括高压晶体管。

在一个实施例中，其中所述输出晶体管电路包括双极结晶体管。

在一个实施例中，其中所述缓冲器电路被配置为如果所述输出晶体管电路的电流开始减小，以更高电流动态偏置所述电流接收器。

在一个实施例中，所述电路还包括：动态低压偏置晶体管，耦合所述电流接收器并被配置为动态偏置所述电流接收器。

在一个实施例中，其中所述缓冲器电路被配置为如果所述输出晶体管电路的电流开始减小，以更高电流动态偏置所述电源。

在一个实施例中，所述电路还包括：动态低压偏置晶体管，耦合所述电源并被配置为动态偏置所述电流接收器。

在一个实施例中，其中所述电源包括低压晶体管和高压晶体管。

根据本实用新型的至少一个方面，提供了一种缓冲器电路，用于向施加于其上的输入信号提供基本上一致的增益和用于高压供电节点，其中所述高压供电节点的电压足够大，以超过所述电路中低压晶体管结构的电压能力，但不足以超过所述电路中高压晶体管结构的电压能力，并且所述低压供电节点的电压足够低以适应所述电路中低压晶体管结构的电压能力，所述缓冲器电路包括：具有高压能力的电源，被配置为耦合第一高压供电节点；具有高压能力的电流接收器，被配置为耦合第二高压供电节点；低压电路，耦合在所述电源和所述电流接收器之间的低压供电节点，所述低压电路包括：具有第一输入和第二输入的差分级，所述第一输入被配置为接收所述输入信号，并且所述第二输入被配置为接收所述缓冲器电路的输出的表示；和输出晶体管电路，以跟随器构造连接并耦合所述差分级的输出，所述输出晶体管电路被配置为提供所述缓冲器电路的输出电压。

在一个实施例中，其中所述差分级包括跨导放大器。

在一个实施例中，其中所述跨导放大器包括以级联构造连接的多个晶体管。

在一个实施例中，其中所述输出晶体管电路包括场效应晶体管。本公开所描述的各种技术可以最小化高压设备在可用在高压应用中的单位增益缓冲器中的使用，同时提供产生输出的电路，该输出是输入的精确缓冲版本。

在一些方面中，本公开涉及用于高压供电节点的电路，其中所述高压供电节点的电压足够大，以超过所述电路中低压晶体管结构的电压能力，但不足以超过所述电路中高压晶体管结构的电压能力，并且所述低压供电节点的电压足够低以适应所述电路中低压晶体管结构的电压能力。所述电路包括：缓冲器电路，用于向施加于其上的输入信号提供基本上一致的增益，所述缓冲器包括：具有高压能力的电源，被配置为耦合第一高压供电节点；具有高压能力的电流接收器，被配置为耦合第二高压供电节点；低压电路，耦合在所述电源和所述电流接收器之间的低压供电节点。所述低压电路包括：具有第一输入和第二输入的差分级，所述第一输入被配置为接收所述输入信号，并且所述第二输入被配置为接收所述缓冲器电路的输出的表示。缓冲器包括：输出晶体管电路，以跟随器构造连接并耦合所述差分级的输出，所述输出晶体管电路被配置为提供所述缓冲器电路的输出电压。

在一些方面中，本公开涉及缓冲器电路，用于向施加于其上的输入信号提供基本上一致的增益和用于高压供电节点，其中所述高压供电节点的电压足够大，以超过所述电路中低压晶体管结构的电压能力，但不足以超过所述电路中高压晶体管结构的电压能力，并且所述低压供电节点的电压足够低以适应所述电路中低压晶体管结构的电压能力。缓冲器电路包括：具有高压能力的电源，被配置为耦合第一高压供电节点；具有高压能力的电流接收器，被配置为耦合第二高压供电节点；低压电路，耦合在所述电源和所述电流接收器之间的低压供电节点。所述低压电路包括：具有第一输入和第二输入的差分级，所述第一输入被配置为接收所述输入信号，并且所述第二输入被配置为接收所述缓冲器电路的输出的表示。缓冲器电路包括：输出晶体管电路，以跟随器构造连接并耦合所述差分级的输出，所述输出晶体管电路被配置为提供所述缓冲器电路的输出电压。

在一些方面中，本公开涉及一种用于向施加于其上的输入信号提供基本上一致的增益和用于高压供电节点的方法，其中所述高压供电节点的电压足够大，以超过所述电路中低压晶体管结构的电压能力，但不足以超过所述电路中高压晶体管结构的电压能力，并且所述低压供电节点的电压足够低以适应所述电路中低压晶体管结构的电压能力。该方法包括：使具有高压能力的电源耦合第一高压供电节点；使具有高压能力的电流接收器耦合第二高压供电节点；使低压电路耦合所述电源和所述电流接收器之间的低压供电节点，所述低压电路包括具有和第二输入的差分级；使用所述第一输入接收输入信号，并且使用所述第二输入接收所述缓冲器电路的输出的表示；使以跟随器构造连接的输出晶体管电路耦合所述差分级的输出；和使用所述输出晶体管电路提供所述缓冲器电路的输出电压。

本实用新型的一个方面的技术效果是提供了一种用于高压供电节点的电路。

本概述旨在提供本专利申请的主题的概述。这并不是为了提供对本实用新型的排他或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。

附图说明

图1是可实施本公开的技术的单位增益缓冲器电路的例子。

图2是可实施本公开的技术的单位增益缓冲器电路的另一例子。

图3是可实施本公开的技术的单位增益缓冲器电路的另一例子。

图4A和4B是可用于本公开的技术的具有高压能力的电源的示例性构造。

图5A-5D描述可用于本公开的技术的以跟随器构造连接的输出晶体管电路的示例性构造。

图6是描述用于向施加于其上的输入信号提供基本上一致的增益和用于高压供电节点的示例性方法的流程图。

在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可表示相似组件的不同实例。作为示例，附图通常以非限制的方式说明本文中讨论的各种实施例。

具体实施方式

现代集成电路制造工艺(例如CMOS工艺)通常包括低压(例如5V或更低)和高压器件。低压设备可以很小，当它们处于共同的潜力时，它们中的许多设备可以被有效地放置在彼此相邻的位置。高压器件可以很大，并且通常需要与其它器件相隔较远的距离。为了制造可用于高电压应用的单位增益缓冲器，可能需要低压和高压器件。本公开内容描述了可以在高电压应用中使用的单位增益缓冲器中最小化高压器件的使用的技术，同时提供生成输入的电路，该输出是输入的精确缓冲器版本。

图1是可实施本公开的技术的单位增益缓冲器电路的例子。图1描绘了用于向施加于其上的输入信号(IN)提供基本上单位增益的缓冲器电路10。缓冲器电路10可以与高压供电节点一起使用，其中高压供电节点的电压足够大，超过电路中低压晶体管结构的电压能力，但是不足以超过电路中高压晶体管结构的电压能力，低压供电节点的电压足够低，以适应电路中低压晶体管结构的电压能力。

如在图1的非限制性示例中所见，连接到缓冲器10的第一和第二电源节点12、14可以相对于低压电路16(例如，5V)为高电压，例如+30V和-30V电路。缓冲器10可以包括：具有高压能力的电源18，被配置为耦合到第一高压供电节点，例如图1中的+30V；以及具有高压能力的电流接收器20，被配置为耦合到第二高压供电节点，图1中为-30V。

低压电路16可以耦合到电源18和电流接收器20之间的低压供电节点17、19，因此低压电路16可以浮动。电源18可以向低压电路16提供正电源。通常，浮动低压电路16相对于与输入信号IN相同的电压电平偏置，这可以导致优异的电源反馈和共模抑制。

低压电路可以包括具有第一输入24(例如非反相输入)和第二输入26(例如反相输入)的差分级22。第一输入24可以被配置为接收输入信号(IN)，第二输入26可以被配置为接收缓冲器10的输出(OUT)的表示。在寻求最高精度的情况下，输入26可被接线以接收输出OUT的高精度的电路中的物理位置处的输出OUT的表示。在图1所示的示例性配置中，低压电路16的差分级22可以包括具有差分输入的跨导放大器(Gm)。

缓冲器还可以包括输出晶体管电路28，该输出晶体管电路28以跟随器配置连接并且耦合到差分级22的输出端30。差分级22的输出30可以直接或间接地驱动输出晶体管电路28。输出晶体管电路28可以被配置为提供缓冲器电路10的输出电压OUT。

电流接收器20可以向输出晶体管电路28提供偏置。在图1所示的具体的非限制性示例中，与源极相比，电流接收器20可以提供比电源18更多的电流，例如相比于25微安的信号源，下沉50微安。电流接收器20与电源18之间的电流差异是输出晶体管电路28中的偏置电流。

在如图1所示的包括跨导放大器(Gm)的示例性配置中，跨导放大器22可以用来调整到输出晶体管电路28的驱动电压，直到跨导放大器22的差分输入大约为零，因此输出电压OUT是输入电压IN的缓冲器拷贝。如果输出由负载吸取电流加载，该附加电流ILOAD可以流过输出晶体管电路28。

在一些示例性实施方式中，缓冲器10可以包括放置在跨导级22的输出端上的电容器32，以提供电路稳定性。可以期望的是，电容器32能够承受高电压。

应该注意的是，虽然图1的电路描述了场效应晶体管，但是双极结晶体管可以代替场效应晶体管，或者在一些示例中可以与场效应晶体管结合使用，例如BiCMOS，以实施本公开的各种技术。

另外，应该注意，图1所示的n型和p型晶体管可以交换。也就是说，NFET可以被PFET取代，而PFET可以被NFET取代。

图2是可实施本公开的技术的单位增益缓冲器电路的另一例子。更具体地，图2描绘了图1的低压电路16的示例配置。在图2中，来自电源18的电流例如25微安可以在晶体管33、34、35、36和38(例如p型场效应晶体管)之间分配。晶体管34、36和38的相对尺寸可以确定电流的比例。例如25微安的这个细分电流可以用于偏置浮动低压电路16，例如5V电路，并且创建跨导级来实现跨导放大器22。

在一些示例性构造中，跨导放大器22可以包括以级联配置连接的多个晶体管。在图2所示的示例配置中，跨导放大器22可以包括以折叠级联结构连接的多个晶体管。尽管图2描述了一个PMOS输入折叠级联，但是也可以使用NMOS输入以及其他跨导配置。

在一些实施方式中，单位增益缓冲器10能够吸收负载电流以及源负载电流是理想的。图3显示了一个可以吸收负载电流的单位增益缓冲器电路。

图3是可实施本公开的技术的单位增益缓冲器电路的另一例子。图3的缓冲器电路40可以包括附加的高压器件，如晶体管42所示。在所示的特定的非限制性实施方式中，晶体管42可以通过低压钳44耦合到高压供电节点，例如+30V。

另外，电路40可以包括耦合到电流接收器20的动态低压偏置晶体管46，并且被配置为动态地偏置电流接收器20。特别是，如果输出晶体管电路28中的电流降得太低，则晶体管42可以传导更多的电流，从而增加了动态低压偏置晶体管46上的偏压。增加动态低压偏置晶体管46上的偏压可以增加通过电流接收器20到输出晶体管电路28的电流。

图4A和4B是可用于本公开的技术的具有高压能力的电源的示例性构造。在一些示例性实施方式中并且如图4A所示，例如图1的电源18可以包括耦合在低压电路16之间并耦合到高压电源12的高压晶体管48，例如+30V，并被配置为接收偏置电压(VHVB1)。

然而，低压晶体管可以比高压晶体管更准确。因此，在具有高压能力的电源18的一些示例性实施方式中，可能期望将低压晶体管50与高压晶体管48结合使用。低压晶体管50可以用作例如图1的电源18，高压晶体管48可以保护低压晶体管50，如图4B所示。高压晶体管48可以耦合到低压电路16并且被配置为接收第一偏置电压(VHVB1)，并且低压电路可以耦合到高压电源，例如+30V，并且被配置为接收第二偏置电压(VLVB1)。

如上面关于图1-3所描述的，缓冲器电路可以包括输出晶体管电路28，其以跟随器配置连接并且耦合到差分级22的输出30，其中输出晶体管电路28可以被配置为提供缓冲器电路的输出电压OUT。输出晶体管电路28可以使用包括图5A-5D中所示的非限制性配置的各种配置来实现。

图5A-5D描述可用于本公开的技术的以跟随器构造连接的输出晶体管电路的示例性构造。在图5A中，缓冲器电路60的输出晶体管电路28可以包括单个高压晶体管62，例如场效应晶体管，以跟随器配置连接并且耦合到差分级22的输出30，例如跨导放大器。单个高压晶体管62可以被配置为提供缓冲器电路60的输出电压OUT。

在一些示例缓冲器电路配置64、66中，分别如图5B和5D所示，缓冲器的输出晶体管电路28可以包括以跟随器结构连接并与高压晶体管62串联耦合的低压晶体管68，例如场效应晶体管，其中低压晶体管68可以耦合到差分级22的输出端30，例如跨导放大器。低压晶体管68可以串联耦合到高压晶体管62，以保护低压晶体管。低压晶体管68可以被配置为提供缓冲器电路的输出电压OUT。

在一些实施方式中，可能需要增加电压电平转换装置以增加差分级22的净空，例如跨导放大器。例如，输出晶体管电路28可以包括电压电平转换装置70，如分别在图5C和图5D的示例性缓冲器电路配置72和66中所示。在一些非限制性示例中，电压电平转换装置70可以包括二极管连接的晶体管。

图6是描述用于向施加于其上的输入信号提供基本上一致的增益和用于高压供电节点的示例性方法的流程图。如上所述，高压供电节点的电压足够大，超过电路中低压晶体管结构的电压能力，但不足以超过电路中高压晶体管结构的电压能力，低压供电节点的电压足够低以适应电路中低压晶体管结构的电压能力。

如图6所示，在方框82处，方法80可以包括将例如图1的电源18的具有高压能力的电源耦合到第一高压供电节点，例如图1的供电节点12。在框84，该方法可以包括将图1的具有高压能力的电流接收器20耦合到第二高压供电节点，例如图1的供电节点14。在框86，该方法可以包括将低压电路例如图1的电路16耦合到电源和电流接收器之间的低压供电节点，低压电路包括具有第一输入和第二输入的差分级，例如图1的差分级22。

在框88处，该方法可以包括使用第一输入来接收输入信号并且使用第二输入来接收缓冲器电路的输出的表示。例如，图1的差分级22可以使用第一输入端24接收输入信号IN，并且可以使用第二输入端26接收缓冲器电路的输出端OUT的表示。

在方框90，该方法可以包括将以跟随器构造连接的输出晶体管电路(例如，图1的电路28)耦合差分级的输出，例如图1的差分级22。在方框92中，该方法可以包括使用输出晶体管电路提供缓冲器电路的输出电压。例如，可以使用图1的输出晶体管电路28来提供输出电压OUT。

各种注释

方面1包括用于高压供电节点的主旨(诸如设备、系统、电路、设备或机器)，其中所述高压供电节点的电压足够大，以超过所述电路中低压晶体管结构的电压能力，但不足以超过所述电路中高压晶体管结构的电压能力，并且所述低压供电节点的电压足够低以适应所述电路中低压晶体管结构的电压能力，所述电路包括：缓冲器电路，用于向施加于其上的输入信号提供基本上一致的增益，所述缓冲器包括：具有高压能力的电源，被配置为耦合第一高压供电节点；具有高压能力的电流接收器，被配置为耦合第二高压供电节点；低压电路，耦合在所述电源和所述电流接收器之间的低压供电节点，所述低压电路包括：具有第一输入和第二输入的差分级，所述第一输入被配置为接收所述输入信号，并且所述第二输入被配置为接收所述缓冲器电路的输出的表示；和输出晶体管电路，以跟随器构造连接并耦合所述差分级的输出，所述输出晶体管电路被配置为提供所述缓冲器电路的输出电压。

在方面2中，方面1的主旨可任选地包括：其中差分级包括跨导放大器。

在方面3中，方面2的主旨可任选地包括：其中跨导放大器包括以级联构造连接的多个晶体管。

在方面4中，方面1-3中一项或多项所述的主旨可任选地包括：其中输出晶体管电路包括场效应晶体管。

在方面5中，方面4的主旨可任选地包括：其中场效应晶体管是低压场效应晶体管，并且其中输出晶体管电路还包括：高压场效应晶体管，与所述低压场效应晶体管串联耦合以保护所述低压场效应晶体管。

在方面6中，方面4的主旨可任选地包括：其中输出晶体管电路还包括：电压电平转换装置，耦合所述场效应晶体管的源端。

在方面7中，方面6的主旨可任选地包括：其中电压电平转换装置包括二极管连接的晶体管。

在方面8中，方面1-7中一项或多项所述的主旨可任选地包括：其中输出晶体管电路包括单高压场效应晶体管。

在方面9中，方面1-7中一项或多项所述的主旨可任选地包括：输出晶体管电路包括高压晶体管。

在方面10中，方面1-3、7和9中一项或多项所述的主旨可任选地包括：其中输出晶体管电路包括双极结晶体管。

在方面11中，方面1-10中一项或多项所述的主旨可任选地包括：其中缓冲器电路被配置为如果所述输出晶体管电路的电流开始减小，以更高电流动态偏置所述电流接收器。

在方面12中，方面1-11中一项或多项所述的主旨可任选地包括：动态低压偏置晶体管，耦合所述电流接收器并被配置为动态偏置所述电流接收器。

在方面13中，方面1-12中一项或多项所述的主旨可任选地包括：其中缓冲器电路被配置为如果所述输出晶体管电路的电流开始减小，以更高电流动态偏置所述电源。

在方面14中，方面1-13中一项或多项所述的主旨可任选地包括：动态低压偏置晶体管，耦合所述电源并被配置为动态偏置所述电流接收器。

在方面15中，方面1-14中一项或多项所述的主旨可任选地包括：其中电源包括低压晶体管和高压晶体管。

方面16包括用于向施加于其上的输入信号提供基本上一致的增益和用于高压供电节点的主旨(诸如用于执行动作的方法、装置，包括指令的机器可读介质、所述指令在由机器执行时使机器执行动作、或者配置为执行)，其中所述高压供电节点的电压足够大，以超过所述电路中低压晶体管结构的电压能力，但不足以超过所述电路中高压晶体管结构的电压能力，并且所述低压供电节点的电压足够低以适应所述电路中低压晶体管结构的电压能力，该方法包括：使具有高压能力的电源耦合第一高压供电节点；使具有高压能力的电流接收器耦合第二高压供电节点；使低压电路耦合所述电源和所述电流接收器之间的低压供电节点，所述低压电路包括具有和第二输入的差分级；使用所述第一输入接收输入信号，并且使用所述第二输入接收所述缓冲器电路的输出的表示；使以跟随器构造连接的输出晶体管电路耦合所述差分级的输出；和使用所述输出晶体管电路提供所述缓冲器电路的输出电压。

这里描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列或与其他示例中的一个或多个的组合进行组合。

以上详细描述包括对形成详细描述的一部分的附图的参考。附图通过说明示出了可以实施本实用新型的具体实施例。这些实施例在本文中也被称为“方面”或“示例”。这样的示例可以包括除了所示出或描述的那些之外的元件。然而，本实用新型人还考虑了仅提供所示或所述的那些元件的例子。此外，本实用新型人还考虑了使用所示出或描述的那些元件(或其一个或多个方面)的任何组合或置换的示例，或者关于特定示例(或其一个或多个方面)，或者关于本文示出或描述的其他示例(或其一个或多个方面)。

例如，尽管阻抗元件和开关在附图中的输入端子与求和节点之间以一个顺序示出，但是这不应被解释为限制，因为在各种实施例中，根据本领域的普通技术人员根据本文的教导的理解，阻抗元件和开关可以以不同的顺序布置，同时保持相同的功能性能。另外，附图中的单个阻抗元件可以由多个不同的阻抗元件替代，同时保持相同的功能性能，并且根据本领域普通技术人员根据本文的教导的理解，附图中的单个开关可以由多个不同的开关替换，同时保持相同的功能性能。

如果本文档与通过引用并入的任何文档之间的用法不一致，则以本文档中的用法为准。

在本文件中，如在专利文件中常见的那样，使用术语“一”或“一个”来包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文中，术语“或”用于指非排他性的或，例如“A或B”包括“A而不是B”、“B但不是A”、“A和B”，除非另有说明。在该文件中，术语“包括”和“其中”被用作相应术语“包括”和“其中”的等同词。而且，在下面的权利要求中，术语“包括”和“包含”是开放式的，也就是说，包括除权利要求中的这样的术语之后列出的要素之外的要素的系统、设备、物品、组合物、配方或过程仍然被认为落在该权利要求的范围内。此外，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并不旨在对其对象施加数字要求。

这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括用指令编码的计算机可读介质或机器可读介质，所述指令可操作用于配置电子设备以执行如以上示例中所描述的方法。这样的方法的实现可以包括代码，诸如微码、汇编语言代码、更高级的语言代码等。这种代码可以包括用于执行各种方法的计算机可读指令该代码可以形成计算机程序产品的一部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，诸如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，压缩盘和数字视频盘)、磁带盒、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。

以上描述旨在是说明性的而不是限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。本领域普通技术人员在查看以上描述时可以使用其他实施例。摘要提供符合37C.F.R.§1.72(b)，使读者能够迅速确定技术披露的性质。提交时的理解是，它不会被用来解释或限制权利要求的范围或含义。而且，在上面的具体实施方式中，可以将各种特征组合在一起以简化本公开。这不应该被解释为意图是一个无人认领的披露功能是任何要求必不可少的。相反，本实用新型的主旨可能在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为示例或实施例被并入到具体实施方式中，每个权利要求自身作为单独的实施例，并且可以预期这些实施例可以以各种组合或置换相互组合。本实用新型的范围应该参照所附权利要求以及这些权利要求的等同物的全部范围来确定。