1.一种基于双模冗余的低功耗双边沿触发器，其特征在于：包括时钟网络(201)、第一锁存器(202)、第二锁存器(203)、C单元(204)和保持器(205)，第一锁存器(202)和第二锁存器(203)均为由时钟信号控制的锁存器电路结构，第一锁存器(202)含有一个信号输入端(IN1)、一个信号输出端(OUT1)；第二锁存器(203)含有一个信号输入端(IN2)、一个信号输出端(OUT2)；C单元(204)含有第一信号输入端(IN3)、第二信号输入端(IN4)和信号输出端(OUT3)；保持器(205)含有一个信号输入端(IN5)、一个信号输出端(OUT4)；
其中，第一锁存器(202)的信号输入端(IN1)为数据输入端(D)，第一锁存器(202)的信号输出端(OUT1)与C单元(204)的第一信号输入端(IN3)相连；第二锁存器(203)的信号输入端(IN2)也是数据输入端(D)，第二锁存器(203)的信号输出端(OUT2)与C单元(204)的第二信号输入端(IN4)相连；C单元(204)的第一信号输入端(IN3)与第一锁存器(202)的信号输出端(OUT1)相连，C单元(204)的第二信号输入端(IN4)与第二锁存器(203)的信号输出端(OUT2)相连，C单元(204)的信号输出端(OUT3)与保持器(205)的信号输入端(IN5)相连，保持器(205)的信号输出端(OUT4)作为数据输出端(Q)。
2.根据权利要求1所述的基于双模冗余的低功耗双边沿触发器，其特征在于：所述第一锁存器(202)由第一PMOS管(301)、第二PMOS管(302)、第三PMOS管(303)、第一NMOS管(304)、第二NMOS管(305)、第三NMOS管(306)、第四NMOS管(307)和传输门(308)组成；第一PMOS管(301)的漏极与第二PMOS管(302)的源极、第三PMOS管(303)的源极相连接；第一PMOS管(301)的栅极与时钟信号(CK2)相连接；第一PMOS管(301)的源极与电源(VDD)相连接。第二PMOS管(302)的漏极与传输门(308)的输出端、第一NMOS管(304)的漏极、第三PMOS管(303)的栅极、第三NMOS管(306)的栅极、第一锁存器(202)的信号输出端(OUT1)相连接；第二PMOS管(302)的栅极与第一NMOS管(304)的栅极、第三PMOS管(303)的漏极、第三NMOS管(306)的漏极、第四NMOS管(307)的漏极相连接；第一NMOS管(304)的源极与第二NMOS管(305)的漏极相连接，第二NMOS管(305)的栅极接时钟信号(CK1)；第二NMOS管(305)的源极接地(GND)；第三NMOS管(306)的源极接地(GND)；第四NMOS管(307)的栅极接时钟信号(CK2)；第四NMOS管(307)的源极接地(GND)；传输门(308)中PMOS管的栅极与时钟信号(CK1)相连；传输门(308)中NMOS管的栅极与时钟信号(CK2)相连；传输门(308)的信号输入端接第一锁存器(202)的信号输入端(IN1)。
3.根据权利要求1所述的基于双模冗余的低功耗双边沿触发器，其特征在于：所述第二锁存器(203)由第四PMOS管(401)、第五PMOS管(402)、第六PMOS管(403)、第五NMOS管(404)、第六NMOS管(405)、第七NMOS管(406)、第八NMOS管(407)和传输门(408)组成；第四PMOS管(401)的漏极与第五PMOS管(402)的源极、第六PMOS管(403)的源极相连接；第四PMOS管(401)的栅极与时钟信号(CK1)相连接；第四PMOS管(401)的源极与电源(VDD)相连接；第五PMOS管(402)的漏极与传输门(408)的输出端、第五NMOS管(404)的漏极、第六PMOS管(403)的栅极、第七NMOS管(406)的栅极、第二锁存器(203)的信号输出端(OUT2)相连接；第五PMOS管(402)的栅极与第五NMOS管(404)的栅极、第六PMOS管(403)的漏极、第七NMOS管(406)的漏极、第八NMOS管(407)的漏极相连接；第五NMOS管(404)的源极与第六NMOS管(405)的漏极相连接；第六NMOS管(405)的栅极接时钟信号(CK2)；第六NMOS管(405)的源极接地(GND)；第七NMOS管(406)的源极接地(GND)；第八NMOS管(407)的栅极接时钟信号(CK1)；第八NMOS管(407)的源极接地(GND)；传输门(408)中PMOS管的栅极与时钟信号(CK2)相连；传输门(408)中NMOS管的栅极与时钟信号(CK1)相连；传输门(408)的信号输入端接第二锁存器(203)的信号输入端(IN2)。
4.根据权利要求1所述的基于双模冗余的低功耗双边沿触发器，其特征在于：所述C单元(204)包含两个PMOS管和两个NMOS管，分别为第七PMOS管(501)、第八PMOS管(502)、第九NMOS管(503)、第十NMOS管(504)；其中，第七PMOS管(501)的漏极与第八PMOS管(502)的源极相连接；第七PMOS管(501)的栅极与C单元(204)的第一信号输入端(IN3)相连接；第七PMOS管(501)的源极与电源(VDD)相连接；第八PMOS管(502)的漏极与第九NMOS管(503)的漏极、C单元(204)的信号输出端(OUT3)相连接；第八PMOS管(502)的栅极与C单元(204)的第二信号输入端(IN4)相连接；第八PMOS管(502)的源极与第七PMOS管(501)的漏极相连接；第九NMOS管(503)的漏极与第八PMOS管(502)的漏极、C单元(204)的信号输出端(OUT3)相连接；第九NMOS管(503)的栅极与C单元(204)的第一信号输入端(IN3)相连接；第九NMOS管(503)的源极与第十NMOS管(504)的漏极相连接；第十NMOS管(504)的漏极与第九NMOS管(503)的源极相连接；第十NMOS管(504)的栅极与C单元(204)的第二信号输入端(IN4)相连接；第十NMOS管(504)的源极接地(GND)。
5.根据权利要求1所述的基于双模冗余的低功耗双边沿触发器，其特征在于：所述保持器(205)包含两个反相器，分别为第一反相器(701)和第二反相器(702)；第一反相器(701)的信号输入端与第二反相器(702)的信号输出端、保持器(205)的信号输出端(OUT4)相连接，第一反相器(701)的信号输出端与第二反相器(702)的信号输入端、保持器(205)的信号输入端(IN5)相连接；第二反相器(702)的信号输出端与第一反相器(701)的信号输入端、保持器(205)的信号输出端(OUT4)相连接，第二反相器(702)的信号输入端与第一反相器(701)的信号输出端、保持器(205)的信号输入端(IN5)相连接。
6.根据权利要求1所述的基于双模冗余的低功耗双边沿触发器，其特征在于：所述时钟网络(201)包含两个反相器，分别为第三反相器(801)和第四反相器(802)；第三反相器(801)的信号输入端接时钟信号(CLK)；第三反相器(801)的信号输出端与第四反相器(802)的信号输入端相连接，且第三反相器(801)的信号输出端产生的时钟信号为(CK1)；第四反相器(802)的信号输入端与第三反相器(801)的信号输出端相连接，且产生的时钟信号为(CK2)。