一种用于时钟展频的可重构三角波发生器的制作方法

本发明属于集成电路设计技术领域，具体涉及一种用于时钟展频的可重构三角波发生器。

背景技术：

在如今的电子产品中，各种处理器的速度越来越快，数据传送的速度也越来越快，这大大提高了产品的性能。但是高性能，特别是高速电路是产生和发射电磁干扰emi的主要部件。所以在设计高性能、高速度电路时如何减小和控制电磁干扰的生成或辐射变得尤为重要。减小emi传统的方法如时钟信号采用低电压的差分时钟对、交错排列高频信号接口、版图设计时采用特殊的技术处理。但是这些方法削弱emi的效果有限，成本较高。而展频时钟技术能够消除更高次谐波能量能够更有效的减弱emi，并且系统成本比较低，缩短产品研发周期，更能满足当前市场需求，已经得到了越来越普遍的应用。而三角波发生器是展频时钟技术中非常重要的一部分，主要产生展频电路中所需要的用来调制sigmadelta调制器小数分频数的三角波信号，而传统的三角波发生器并不能根据不同的输入信号的随时调整三角波发生器输出的三角波信号的斜率，从而无法实现有效控制展频时钟的展频深度。

技术实现要素：

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的主要目的在于提供一种用于时钟展频的可重构三角波发生器，旨在解决传统的三角波发生器不能根据不同的输入信号的随时调整三角波发生器输出的三角波信号的斜率，从而无法实现有效控制展频时钟的展频深度的问题。

本发明的目的是通过以下技术方案实现的：

一种用于时钟展频的可重构三角波发生器，包括并联设置于相位差值器的小数分频电路和调制电路组成；所述相位差值器用于补偿干扰锯齿电压和输出消减emi过后时钟展频信号；所述小数分频电路由依次串联的预分频器、n/n+1模分频器和相位选择器组成；所述相位选择器与所述相位差值器电性连接；所述调制电路由依次串联的三角波发生器、sigmadelta调制器和译码器组成；所述译码器与所述相位差值器电性连接；所述三角波发生器产生的三角波信号叠加在所述sigmadelta调制器的小数分频数部分，使得整个小数分频数受到三角波调制，进而得到展频输出；所述sigmadelta调制器与所述n/n+1模分频器电性连接；通过所述sigmadelta调制器输出一位控制信号给所述n/n+1模分频器，从而调整所述n/n+1模分频器输出n或n+1分频；所述译码器与所述相位选择器电信连接；通过所述译码器输出的一位控制信号给所述相位选择器；从而控制所述相位选择器的相位输出。

进一步，所述三角波发生器产生的三角波信号为固定频率；所述预分频器为预4分频器，其输入端输入clk输入时钟脉冲，输出端输出8相位时钟，该信号经过所述n/n+1模分频器处理后实现8相位分频输出。

进一步，所述sigmadelta调制器输出两位控制信号，其中一位控制信号为8位分频余数信号，该信号输入至所述译码器后输出相位差值信号至所述相位差值器；另一位控制信号为整数进位信号，该信号输入至所述n/n+1模分频器。

进一步，所述译码器输出se1控制信号至所述相位选择器，使得所述相位选择器将所述n/n+1模分频器输出的8相位分频输出信号处理后，实现临近两路相位信号输出至所述相位差值器。

进一步，所述三角波发生器选用ssc_cnt_gen三角波发生器模块；所述三角波发生器产生用于调制8位小数分频值的三角波，其输入信号为div_num[8:0]、ssc_ppm[3:0]和ssc_cnt[9:0]；控制三角波的斜率的为k_triangular＝div_num*ssc_ppm*2^9/ssc_cnt；ssc_ppm[3:0]；控制展频深度的为ssc_depth＝-(ssc_ppm*0.000488218)。

优选地；所述三角波发生器通过自加器和自减器输出三角波斜坡，输入信号控制三角波斜率，其工作时钟ckp由所述n/n+1模分频器输出。

与现有技术相比，本发明至少具有以下优点：

本发明的用于时钟展频的可重构三角波发生器，通过三角波发生器产生固定频率的三角波信号，叠加在sigmadelta调制器的小数分频数部分，通过sigmadelta调制器输出一位控制信号给n/n+1模分频器来调整n/n+1模分频器输出n或n+1分频，从而达到了展频的效果，而输出的另外一位信号给译码器输出相位选择信号，再通过相位插值器来补偿干扰锯齿电压，从而能够实现时钟展频，更有效的消减emi；同时也为展频时钟技术领域提供了效果更好的展频实现方案。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明的用于时钟展频的可重构三角波发生器的工作原理示意图；

图2为图1中三角波发生器的模块结构示意图；

图3为图1中三角波发生器实现原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。

基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。

在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

实施例1

如图1～图3所示，本实施例中的用于时钟展频的可重构三角波发生器，包括并联设置于相位差值器的小数分频电路和调制电路组成；所述相位差值器用于补偿干扰锯齿电压和输出消减emi过后时钟展频信号；所述小数分频电路由依次串联的预分频器、n/n+1模分频器和相位选择器组成；所述相位选择器与所述相位差值器电性连接；所述调制电路由依次串联的三角波发生器、sigmadelta调制器和译码器组成；所述译码器与所述相位差值器电性连接；所述三角波发生器产生的三角波信号叠加在所述sigmadelta调制器的小数分频数部分，使得整个小数分频数受到三角波调制，进而得到展频输出；所述sigmadelta调制器与所述n/n+1模分频器电性连接；通过所述sigmadelta调制器输出一位控制信号给所述n/n+1模分频器，从而调整所述n/n+1模分频器输出n或n+1分频；所述译码器与所述相位选择器电信连接；通过所述译码器输出的一位控制信号给所述相位选择器；从而控制所述相位选择器的相位输出。

优选地，所述三角波发生器产生的三角波信号为固定频率；所述预分频器为预4分频器，其输入端输入clk输入时钟脉冲，输出端输出8相位时钟，该信号经过所述n/n+1模分频器处理后实现8相位分频输出。

优选地，所述sigmadelta调制器输出两位控制信号，其中一位控制信号为8位分频余数信号，该信号输入至所述译码器后输出相位差值信号至所述相位差值器；另一位控制信号为整数进位信号，该信号输入至所述n/n+1模分频器。

优选地，所述译码器输出se1控制信号至所述相位选择器，使得所述相位选择器将所述n/n+1模分频器输出的8相位分频输出信号处理后，实现临近两路相位信号输出至所述相位差值器。

优选地，所述三角波发生器选用ssc_cnt_gen三角波发生器模块；所述三角波发生器产生用于调制8位小数分频值的三角波，其输入信号为div_num[8:0]、ssc_ppm[3:0]和ssc_cnt[9:0]；控制三角波的斜率的为k_triangular＝div_num*ssc_ppm*2^9/ssc_cnt；ssc_ppm[3:0]；控制展频深度的为ssc_depth＝-(ssc_ppm*0.000488218)。

作为进一步优选地；所述三角波发生器通过自加器和自减器输出三角波斜坡，输入信号控制三角波斜率，其工作时钟ckp由所述n/n+1模分频器输出。

实施例2

基于实施例1中的用于时钟展频的可重构三角波发生器，

(1)展频深度计算：通过公式

计算得出展频贡献的小数偏移量值：

当ssc_cnt_num＝ssc_cnt时，此时得到最大的小数偏离量，即展频深度；再通过公式

取反n值以实现向上展频的效果；进一步通过公式

得到展频贡献的最大小数偏移量；通过公式loopdividern＝div_num-1+frac-n计算出环路分频比；最后通过公式

得出展频深度。

(2)展频频率计算:

比如referenceclock为25mhz,

ssc_cnt[9:0]＝0110001101(397)

25mhz/(397*2)＝31.48615khz得出展频频率

如果referenceclock为30mhz,

ssc_cnt[9:0]＝0111011100(476)

30mhz/(476*2)＝31.51261khz得出展频频率。

以上，仅为本发明较佳的具体实施方式，但发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。