一种混合型模数转换器及其量化方法与流程

本发明属于集成电路设计领域，具体涉及一种混合型模数转换器及其量化方法。

背景技术：

逐次逼近型模数转换器(saradc，successiveapproximationregisteranalogtodigital)，是在每一次转换过程中，通过遍历所有的量化值并将其转化为模拟值，将输入信号与其逐一比较，最终得到要输出的数字信号。由于逐次逼近型模数转换器的结构简单，功耗低等优点，因此，saradc在可穿戴设备和医疗器械等低功耗需求领域被广泛采用。

目前，应用的saradc大多采用基于set_down开关方法以及加法预置位操作的2bit/cycle开关方案，或者采用基于set_down开关方法以及减法预置位操作的2bit/cycle开关方案，这两种方案功耗低，使用方便，而且采用第一种方案，可以避免开关管电荷泄露。

然而，采用第一种方案虽然有效的避免了开关管电荷泄漏，但确提高了比较器的部分闪烁噪声，而且采用这两种方案时，都要先进行预置位操作，降低了系统的量化速率。

技术实现要素：

为了解决现有技术中存在的上述问题，本发明提供了一种混合型模数转换器及其量化方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种混合型模数转换器，包括：第一转换器模块、第二转换器模块和运算放大器；其中，

所述第一转换模块电连接所述运算放大器；

所述运算放大器电连接所述第二转换器模块。

在本发明的一个实施例中，所述第一转换器模块包括：

第一采样开关，第一电容阵列单元、第一比较器阵列和第一控制逻辑电路；其中，

所述第一采样开关电连接所述第一电容阵列单元；

所述第一电容阵列单元电连接所述第一比较器阵列；

所述第一比较器阵列电连接所述第一控制逻辑电路；

所述第一控制逻辑电路分别电连接所述第一采样开关，所述第一电容阵列单元和所述第一比较器阵列；

所述第一电容阵列单元电连接所述运算放大器。

在本发明的一个实施例中，所述第一采样开关包括采样开关k1、采样开关k2、采样开关k3和采样开关k4；

所述第一电容阵列单元包括第一电容阵列、第二电容阵列、第三电容阵列、第四电容阵列、第一开关组、第二开关组、第三开关组和第四开关组；

所述第一比较器阵列包括第一比较器、第二比较器和第三比较器；其中，

所述采样开关k1电连接所述第一比较器的正向输入端；

所述采样开关k2分别电连接所述第一比较器的反向输入端和所述第二比较器的反向输入端；

所述采样开关k3分别电连接所述第二比较器的正向输入端和所述第三比较器的正向输入端；

所述采样开关k4电连接所述第三比较器的反向输入端；

所述第一电容阵列的电容上极板电连接所述第一比较器的正向输入端；

所述第一电容阵列的电容下极板通过所述第一开关组选择性电连接至第一参考电压端；

所述第二电容阵列的电容上极板分别电连接所述第一比较器的反向输入端和所述第二比较器的反向输入端；

所述第二电容阵列的电容下极板通过所述第二开关组选择性电连接至所述第一参考电压端；

所述第三电容阵列的电容上级板分别电连接所述第二比较器的正向输入端和所述第三比较器的正向输入端；

所述第三电容阵列的电容下级板通过所述第三开关组选择性电连接至所述第一参考电压端；

所述第四电容阵列的电容上级板电连接第三比较器的反向输入端；

所述第四电容阵列的电容下级板通过所述第四开关组选择性电连接至所述第一参考电压端。

在本发明的一个实施例中，所述第一参考电压端包括：电源电压端、共模电压端和地电压端。

在本发明的一个实施例中，第一电容阵列包括电容c1、电容c2、电容c3和电容c4；其中，所述电容c1、所述电容c2、所述电容c3和所述电容c4的电容值依次为4c、2c、c和c；

第二电容阵列包括电容c5、电容c6、电容c7和电容c8；其中，所述电容c5、所述电容c6、所述电容c7和所述电容c8的电容值依次为4c、2c、c和c；

第三电容阵列包括电容c9、电容c10、电容c11和电容c12；其中，所述电容c9、所述电容c10、所述电容c11和所述电容c12的电容值依次为4c、2c、c和c；

第四电容阵列包括电容c13、电容c14、电容c15和电容c16；其中，所述电容c13、所述电容c14、所述电容c15和所述电容c16的电容值依次为4c、2c、c和c。

在本发明的一个实施例中，所述第二转换器模块包括：

第二采样开关、第二电容阵列单元、第二比较器阵列和第二控制逻辑电路

所述运算放大器电连接所述第二采样开关；

所述第二采样开关电连接所述第二电容阵列单元；

所述第二电容阵列单元电连接所述第二比较器阵列；

所述第二比较器阵列电连接所述第二控制逻辑电路；

所述第二控制逻辑电路分别电连接所述第二采样开关，所述第二电容阵列单元和所述第二比较器阵列。

在本发明的一个实施例中，所述第二采样开关包括采样开关k5、采样开关k6、样开关k7和采样开关k8；

所述第二电容阵列单元第五电容阵列、第六电容阵列、第七容阵列、第八容阵列、第五开关组、第六开关组、第七开关组和第八开关组；

所述第二比较器阵列包括第四比较器、第五比较器和第六比较器；其中，

所述采样开关k5电连接所述第四比较器的正向输入端；

所述采样开关k6分别电连接所述第四比较器的反向输入端和所述第五比较器的反向输入端；

所述采样开关k7分别电连接所述第五比较器的正向输入端和所述第六比较器的正向输入端；

所述采样开关k4电连接所述第六比较器的反向输入端；

所述第五电容阵列的电容上极板电连接所述第四比较器的正向输入端；

所述第五电容阵列的电容下极板通过所述第五开关组选择性电连接至第二参考电压端；

所述第六电容阵列的电容上极板分别电连接所述第四比较器的反向输入端和所述第五比较器的反向输入端；

所述第六电容阵列的电容下极板通过所述第六开关组选择性电连接至所述第二参考电压端；

所述第七电容阵列的电容上级板分别电连接所述第六比较器的正向输入端和所述第七比较器的正向输入端；

所述第七电容阵列的电容下级板通过所述第七开关组选择性电连接至所述第二参考电压端；

所述第八电容阵列的电容上级板电连接第七比较器的反向输入端；

所述第八电容阵列的电容下级板通过所述第八开关组选择性电连接至所述第二参考电压端。

在本发明的一个实施例中，所述第二参考电压端包括：共模电压端和地电压端。

在本发明的一个实施例中，第五电容阵列包括电容c17、电容c18、电容c19、电容c20和电容c21；其中，所述电容c17、所述电容c18、所述电容c19、所述电容c20和所述电容c21的电容值依次为8c、4c、2c、c和c；

第六电容阵列包括电容c22、电容c23、电容c24、电容c25和电容c26；其中，所述电容c22、所述电容c23、所述电容c24、所述电容c25和所述电容c26的电容值依次为8c、4c、2c、c和c；

第七电容阵列包括电容c27、电容c28、电容c29、电容c30和电容c31；其中，所述电容c27、所述电容c28、所述电容c29、所述电容c30和所述电容c31的电容值依次为8c、4c、2c、c和c；

第八电容阵列包括电容c32、电容c33、电容c34、电容c35和电容c36；其中，所述电容c32、所述电容c33、所述电容c34、所述电容c35和所述电容c36的电容值依次为8c、4c、2c、c和c。

本发明实施例还提供了一种混合型模数转换器的量化方法，用于如权利要求1所述的混合型模数转换器，包括：

所述第一转换器模块对第一输入信号进行第一预设量化；其中，第一预设量化为1bit量化；

在所述第一预设量化之后，对所述第一输入信号进行多次2bit量化，得到第一量化结果；

所述运算放大器对所述第一量化结果进行放大，得到第二输入信号；

所述第二转换器模块对所述第二输入信号进行第二预设量化，其中，所述第二预设量化为1bit量化；

在所述第二预设量化之后，对所述第二输入信号在进行多次2bit量化，得到最终量化结果。

与现有技术相比，本发明的有益效果：

本发明提供的混合型模式转换器，先通过第一转换器模块对输入端的信号进行比较，再通过第二转换模块对第一转换器的结果再进行比较，从而避免了传统2bit/循环时序操作的概率性采样开关管漏电情况，同时去除了原有的预置位操作，在很大程度上增强了系统的稳定性并且提高了系统的量化速率。

附图说明

图1为本发明提供的一种混合型模数转换器结构示意图；

图2为本发明提供的一种混合型模数转换器的电路原理示意图；

图3为传统的的比较前预置位操作的2bit/cycle开关方法的残差变化原理图；

图4为本发明提供的第一转换模块残差变化原理示意图；

图5为为传统的比较前预置位操作的2bit/cycle开关方法的残差变化示意图；

图6为本发明实提供的第二转换模块残差变换原理示意图；

图7为传统的9bit超高速逐次逼近流水线混合型模数转换器的时序原理示意图；

图8为本发明实施例提供的时序原理示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1和图2，图1为本发明提供的一种混合型模数转换器结构示意图；图2为本发明提供的一种混合型模数转换器的电路原理示意图。

如图1所示，一种混合型模数转换器，包括：第一转换器模块1、第二转换器模块2和运算放大器3；其中，

第一转换模块1电连接运算放大器3；

运算放大器3电连接第二转换器模块2。

在该混合型模数转换器中，第一转换器模块1用于直接对第一输入信号进行量化，得到第一量化结果。

运算放大器3用于对第一量化结果进行放大，得到第二输入信号。

第二转换器模块2用于对第二输入信号进行量化，得到最终量化结果。

进一步地，第一转换器模块1包括：第一采样开关11、第一电容阵列单元12、第一比较器阵列13和第一控制逻辑电路14；其中，

第一采样开关11电连接第一电容阵列单元12；

第一电容阵列单元12电连接第一比较器阵列13；

第一比较器阵列13电连接第一控制逻辑电路14；

第一控制逻辑电路14分别电连接第一采样开关11、第一电容阵列单元12和第一比较器阵列13；

第一电容阵列单元12电连接运算放大器3。

第一输入信号通过第一采样开关11输入至第一比较器阵列13上，第一控制逻辑电路14根据采样信号以及比第一较器阵列13的反馈指令，对比第一较器阵列13进行控制，或对第一电容阵列单元12进行置位操作。

具体地，如图2所示，第一采样开关11包括采样开关k1、采样开关k2、采样开关k3和采样开关k4；

第一电容阵列单元12包括第一电容阵列121、第二电容阵列122、第三电容阵列123、第四电容阵列124、第一开关组125、第二开关组126、第三开关组127和第四开关组128；

第一比较器阵列包括第一比较器131、第二比较器132和第三比较器133；

采样开关k1电连接第一比较器131的正向输入端；

采样开关k2分别电连接第一比较器131的反向输入端和第二比较器132的反向输入端；

采样开关k3分别电连接第二比较器132的正向输入端和第三比较器133的正向输入端；

采样开关k4电连接第三比较器133的反向输入端；

第一电容阵列121的电容上极板电连接第一比较器131的正向输入端；

第一电容阵列121的电容下极板通过第一开关组125选择性电连接至第一参考电压端；

第二电容阵列122的电容上极板分别电连接第一比较器131的反向输入端和第二比较器132的反向输入端；

第二电容阵列122的电容下极板通过第二开关组126选择性电连接至第一参考电压端；

第三电容阵列123的电容上级板分别电连接第二比较器132的正向输入端和第三比较器133的正向输入端；

第三电容阵列123的电容下级板通过第三开关组127选择性电连接至第一参考电压端；

第四电容阵列124的电容上级板电连接第三比较器133的反向输入端；

第四电容阵列124的电容下级板通过第四开关组128选择性电连接至第一参考电压端。

具体地，第一参考电压端包括：电源电压端vdd、共模电压端vcm和地电压端gnd，且共摸电压端vcm的电压值等于电源电压端vdd的电压值得1/2。

具体地，第一电容阵列121包括电容c1、电容c2、电容c3和电容c4；优选地，电容c1、电容c2、电容c3和电容c4的电容值依次为4c、2c、c和c；

第二电容阵列122包括电容c5、电容c6、电容c7和电容c8；优选地，电容c5、电容c6、电容c7和电容c8的电容值依次为4c、2c、c和c；

第三电容阵列123包括电容c9、电容c10、电容c11和电容c12；其中，电容c9、电容c10、电容c11和电容c12的电容值依次为4c、2c、c和c；

第四电容阵列124包括电容c13、电容c14、电容c15和电容c16；优选地，电容c13、电容c14、电容c15和电容c16的电容值依次为4c、2c、c和c。

第一开关组125包括开关cp1、开关cp2和开关cp3；

第二开关组126包括开关cn1、开关cn2和开关cn3；

第三开关组127包括开关cp1、开关cp2和开关cp3；

第四开关组128包括开关cn1、开关cn2和开关cn3；

具体地，电容c1下级板通过开关cp1连接至第一参考电压端，电容c2下级板通过开关cp2连接至第一参考电压端，电容c3下级板通过开关cp3连接至第一参考电压端，电容c4连接至共摸电压端vcm。

电容c5下级板通过开关cn1连接至第一参考电压端，电容c6下级板通过开关cn2连接至第一参考电压端，电容c7下级板通过开关cn3连接至第一参考电压端，电容c8连接至共摸电压端vcm。

电容c9下级板通过开关cn4连接至第一参考电压端，电容c10下级板通过开关cn5连接至第一参考电压端，电容c11下级板通过开关cn6连接至第一参考电压端，电容c12连接至共摸电压端vcm。

电容c13下级板通过开关cn4连接至第一参考电压端，电容c14下级板通过开关cn5连接至第一参考电压端，电容c15下级板通过开关cn6连接至第一参考电压端，电容c16连接至共摸电压端vcm。

进一步地，第二转换器模块2包括：第二采样开关21、第二电容阵列单元22、第二比较器阵列23和第二控制逻辑电路24；其中，

运算放大器3电连接第二采样开关21；

第二采样开关21电连接第二电容阵列单元22；

第二电容阵列单元22电连接第二比较器阵列23；

第二比较器阵列23电连接第二控制逻辑电路24；

第二控制逻辑电路24分别电连接第二采样开关21、第二电容阵列单元22和第二比较器阵列23。

运算放大器3将放大后的第一量化结果通过第二采样开关21输入至第二比较器阵列23，第二控制逻辑电路24通过第二采样开关21的采样以及第二比较器阵列23的反馈指令，对第二比较器阵列23进行控制，或对第一电容阵列单元22进行置位操作。

具体地，第二采样开关21包括采样开关k5、采样开关k6、样开关k7和采样开关k8；

第二电容阵列单元22第五电容阵列221、第六电容阵列222、第七容阵列223、第八容阵列224、第五开关组225、第六开关组226、第七开关组227和第八开关组228；

第二比较器阵列包括第四比较器231、第五比较器232和第六比较器233；其中，

采样开关k5电连接第四比较器231的正向输入端；

采样开关k6分别电连接第四比较器231的反向输入端和第五比较器232的反向输入端；

采样开关k7分别电连接第五比较器232的正向输入端和第六比较器233的正向输入端；

采样开关k4电连接第六比较器233的反向输入端；

第五电容阵列221的电容上极板电连接第四比较器231的正向输入端；

第五电容阵列221的电容下极板通过第五开关组225选择性电连接至第二参考电压端；

第六电容阵列222的电容上极板分别电连接第四比较器231的反向输入端和第五比较器232的反向输入端；

第六电容阵列222的电容下极板通过第六开关组226选择性电连接至第二参考电压端；

第七电容阵列223的电容上级板分别电连接第六比较器232的正向输入端和第七比较器233的正向输入端；

第七电容阵列223的电容下级板通过第七开关组227选择性电连接至第二参考电压端；

第八电容阵列224的电容上级板电连接第七比较器233的反向输入端；

第八电容阵列224的电容下级板通过第八开关组228选择性电连接至第二参考电压端。

具体地，第二参考电压端包括：共模电压端vcm和地电压端gnd。

具体地，第五电容阵列221包括电容c17、电容c18、电容c19、电容c20和电容c21；优选地，电容c17、电容c18、电容c19、电容c20和电容c21的电容值依次为8c、4c、2c、c和c；

第六电容阵列222包括电容c22、电容c23、电容c24、电容c25和电容c26；优选地，电容c22、电容c23、电容c24、电容c25和电容c26的电容值依次为8c、4c、2c、c和c；

第七电容阵列223包括电容c27、电容c28、电容c29、电容c30和电容c31；优选地，电容c27、电容c28、电容c29、电容c30和电容c31的电容值依次为8c、4c、2c、c和c；

第八电容阵列224包括电容c32、电容c33、电容c34、电容c35和电容c36；优选地，电容c32、电容c33、电容c34、电容c35和电容c36的电容值依次为8c、4c、2c、c和c。

第五开关组225包括开关cp7、开关cp8、开关cp9和开关cp10；

第六开关组226包括开关cn7、开关cn8、开关cn9和开关cn10；

第七开关组227包括开关cp11、开关cp12、开关cp13和开关cp14；

第八开关组228包括开关cn11、开关cn12、开关cn13和开关cn14；

具体地，电容c17下级板通过开关cp7连接至第二参考电压端，电容c18下级板通过开关cp8连接至第二参考电压端，电容c19下级板通过开关cp9连接至第二参考电压端，电容c20下级板通过开关cp10连接至第二参考电压端，电容c21连接至共摸电压端vcm。

电容c22下级板通过开关cn7连接至第一参考电压端，电容c23下级板通过开关cn8连接至第一参考电压端，电容c24下级板通过开关cn9连接至第一参考电压端，电容c25下级板通过开关cn10连接至第一参考电压端，电容c26连接至共摸电压端vcm。

电容c27下级板通过开关cp11连接至第二参考电压端，电容c28下级板通过开关cp12连接至第二参考电压端，电容c29下级板通过开关cp13连接至第二参考电压端，电容c30下级板通过开关cp14连接至第二参考电压端，电容c31连接至共摸电压端vcm。

电容c32下级板通过开关cn11连接至第一参考电压端，电容c33下级板通过开关cn12连接至第一参考电压端，电容c34下级板通过开关cn13连接至第一参考电压端，电容c35下级板通过开关cn14连接至第一参考电压端，电容c36连接至共摸电压端vcm。

本发明提供的混合型模式转换器，先通过第一转换器模块对输入端的信号进行比较，再通过第二转换模块对第一转换器的结果再进行比较，从而避免了传统2bit/循环时序操作的概率性采样开关管漏电情况，同时去除了原有的预置位操作，在很大程度上增强了系统的稳定性并且提高了系统的量化速率。

实施例二

请继续参见图2，并参见图3、图4、图5、图6、图7和图8，图3为传统的的比较前预置位操作的2bit/cycle开关方法的残差变化原理图；图4为本发明提供的第一转换模块残差变化原理示意图；图5为为传统的比较前预置位操作的2bit/cycle开关方法的残差变化示意图；图6为本发明实提供的第二转换模块残差变换原理示意图；图7为传统的9bit超高速逐次逼近流水线混合型模数转换器的时序原理示意图；图8为本发明实施例提供的时序原理示意图。

本实施例在上述实施例的基础上，通过举例说明，具体地对一种混合型模数转换器的量化方法进行详细描述。

具体地，本发明实施例的量化方法分为两个阶段。

第一阶段，传统模数转换器2bit/cycle的开关方案，是先进行预置位再比较出2bit的结果；区别于传统的模数转换器，本发明实施例提供的模数转换器的第一转换器模块直接对第一输入信号进行量化，但只量化出1bit的量化结果，接下来第一转换器模块再以每次出2bit的模式继续量化，直到第一转换器模块工作结束，得到第一量化结果。其中，该1bit量化结果和后面的两位的预置位操作同时进行。

具体地，第一转化器模块1采用vcm_based的置位方法。其中，vcm_based的置位方法是指，在saradc的量化过程当中，每次置位时，都让比较器两端的残差信号逐渐的逼近共摸电压端vcm的电压值,且共摸电压端vcm的值等于电源电压端vdd电压值的一半。

第二阶段，在第一转换器模块量化结束后，运算放大器对第一量化结果进行放大，得到第二输入信号，第二转换器模块对第二输入信号进行量化，先量化得出1bit的量化结果，接下来第二转换器模块以2bit的模式继续量化，直到第二转换器模块工作结束，其中，该1bit的量化结果和后面两位的预置位操作同时进行，直到第二转换模块量化到最后一位。

具体地，第二转换器模块采用set_down的减法预置位方法。其中，set_down的置位方法是指，在saradc的量化过程当中，每次置位时，都让比较器两端的残差信号逐渐的逼近地电压端gnd的电压值,并且逼近的过程中比较器的共模电压vcm是一直在变化的。

具体地，该混合型模数转换器的具体操作如下(假设此次量化结果为101+10101)：

如图2所示，初始时，将第一电容阵列单元的所有电容的下级板都连接到第一参考电压端的共摸电压端vcm上。当采样时钟clks到来，输入的第一输入信号vp、vn通过第一采样开关被采样到第一比较器阵列的输入端上。优选地，vp通过采样开关k1和采样开关k3输入，vn通过采样开关k2和采样开关k4输入。

当第一采样开关关断后，第一控制逻辑电路会给第一比较器阵列一个工作信号，第一比较器阵列会比较出第一位1bit的结果。

具体地，因为没有传统数模转换器的预置位操作，第一比较器、第二比较器和第三比较器的比较结果一样。

进一步地，在第一比较器阵列比较出第一位1bit的结果之后，第一控制逻辑电路会根据该1bit的结果，对第一开关组、第二开关组、第三开关组和第四开关组进行相应的置位操作。

进一步的，假设第一位的1bit结果为1，则第一控制逻辑电路将开关cp1和开关cp4连接到地电压端gnd，将开关cn1和开关cn4连接到电源电压端vdd，开关cp2连接到地电压端gnd，开关cn2连接到电源电压端vdd，开关cp5连接到电源电压端vdd，开关cn5连接到gnd(对后两位的预置位)。

在进行上述职位操作后，第一比较器阵列又开始工作，第一控制逻辑电路会根据第一比较器阵列的比较结果，得出第二位与第三位的2bit的结果，对第一开关组、第二开关组、第三开关组和第四开关组进行相应的置位操作。

具体地，假设第二位与第三位的2bit结果为01，则在上述的置位操作基础上，第一控制逻辑电路将开关cp2和开关cp5连接到电源电压端vdd，将开关cn2和开关cn5连接到地电压端gnd，将开关cp3连接到地电压端gnd，将开关cn3连接到电源电压端vdd。

进一步地，如果在上述操作之后还有第四位的话，则同时进行与上述相似的预置位操作。

在第一控制器模块对第一输入信号vp、vn进行处理后，通过第一阵列单元输出第一量化结果vp_pass、vn_pass至运算放大器，运算放大器对vp_pass、vn_pass进行放大输出第二输入信号vp2、vn2，并通过第二采样开关将vp2、vn2输入至第二转换器模块。

进一步地，第二转换器模块与第一转换器模块工作原理相似，不同之处在于，第二转换器模块没有运算放大器的限制，而且采用了基于set_down开关方法，以及减法预置位操作的1bit/cycle和2bit/cycle混合型的开关方案。

具体地，初始时，第二转换器模块的所有电容下级板都连接共摸电压端vcm，当采样时钟clks2到来，vp2通过采样开关k5和采样开关k7输入第二转换器模块，vn2通过采样开关k6和采样开关k8输入至第二转换模块。

开关关断后，第二控制逻辑电路会输出一个控制指令至第二比较器阵列，第二比较器阵列比较出第四位1bit的结果，第二控制逻辑电路根据第四位1bit的结果对第五开关组、第六开关组、第七开关组和第八开关组进行置位操作。

具体地，假设第四位的1bit结果为1，则第二控制逻辑电路将开关cp7连接到地电压端gnd，将开关cp12和开关cn12连接到地电压端gnd。

之后第二比较器阵列继续工作，第二控制逻辑电路根据第二比较器阵列的比较结果得出第五位和第六位的2bit结果，并根据该结果继续对第五开关组、第六开关组、第七开关组和第八开关组进行置位操作。

具体地，假设第五位与第六位的2bit结果为01，则在上述的预置位操作基础上，第二控制逻辑电路将开关cp8和cp12连接到共摸电压端vcm，将开关cn8和开关cn12连接到地电压端gnd，将开关cp9、开关cp14和开关cn14连接到地电压端gnd，之后第二比较器阵列继续工作，比较出最后2bit结果。假设最后2bit结果为01，则量化结果,101+10101。

最后，根据第一转换器模块3位量化结果和第二转化器模块5位量化结果，经过冗余位校正，输出剩下7位的最终量化结果。

具体地，如图3和图4所示，假设前4位比较结果为1010，则可以说明本实施例提供的混合型模数转换器具有防止概率性开关电荷泄漏的功能。

和图5所示，传统结构在第一次预置位的时候，残差电压有概率进入负值，使得采样开关进入亚阈值区，导致电荷泄露，影响了系统的稳定性。而本实施例提供的混合型模数转换器的时序结果，避免了这种负值现象的出现，有效的防止了传统模数转换器结构的电荷泄露(对应的第一转换器模块)。

图6和图7所示，由于是第二转换器模块的特殊性，vp2和vn2的最小值可以为共摸电压端vcm的电压值。

如图7和图8所示，传统的2bit/cycle开关方法需要在第一次比较前进行预置位操作，减低了系统的量化速率。而本发明实施例通过的混合型模数转换器去除了这种耗时的预置位，增加了本实施例提供的混合型模数转换器的量化速率。

本实施例提供的混合型模数转换器的量化方法通过设置第一转换器模块和第二转换器模块的量化操作，防止了概率性开关电荷泄漏，防止了传统的2bit/c(每步两位)的模数转器结构的电荷泄露，并且通过去除预置位操作，增加了本实施例提供的混合型模数转换器的量化速率。以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。