本发明属于集成电路技术领域，尤其涉及一种saradc电容阵列的共模电压校正电路及其校正方法。
背景技术
逐次逼近型模数转换器(saradc)是一种中高精度、低转换速率的超低功耗模数转换器。saradc主要包括采样保持电路、比较器、数模转换器(dac)模块和控制逻辑等模块。相比较于其他结构的模数转换器(adc)，saradc具有结构简单、面积小、功耗低等优点，因而广泛应用在便携式、医疗等设备中。
在saradc的电路中，由于传统电荷再分配saradc的电容阵列电容值呈指数递增，dac模块消耗的功耗在saradc电路整体功耗占有相当大的比重。近年来，对dac电容阵列功耗优化做了很多研究，主要分为共模电压下降和共模电压升高的两种开关策略。共模电压下降的开关策略是单调开关切换策略，可以在不引入额外的参考基准的情况下降低dac电容阵列的功耗；但是其共模电压在转换过程中是单边切换，因此逐渐降低至0v，造成了后续的比较器需要在很低的共模电压下工作，增加了电路设计的难度。因此，共模电压下降的策略不利于降低dac功耗和电路复杂度。共模电压升高的开关策略由于在前两次比较过程中都不存开关功耗，且它的dac模块中电容阵列的能量利用率很高，非常适合低功耗电路的应用。但是，共模电压升高的开关策略在采样阶段最高位电容的下极板接地，第一次比较之后，最高位电容下极板连接的开关向高电平切换，导致前几次的比较过程中共模电压大于vref/2，从而引起比较器输入端共模电压的失调。
因此在共模电压较正方面有很大的研究空间。本发明提出一种共模电平校正电路，可以校正逐次逼近型模数转换器中共模电压升高的开关策略的共模电压，减小由于共模电压失真引起的saradc的线性失真。
技术实现要素：
本发明的目的是：克服现有共模电压升高的开关策略中比较器输入端共模电压的失调问题，提出一种saradc电容阵列的共模电压校正电路及其校正方法，使saradc在比较过程中共模电压始终保持在vref/2附近，从而解决由于共模电压漂移而引起的adc线性度失真的问题。
为实现以上技术目的，本发明的技术方案是：一种saradc电容阵列的共模电压校正电路，其特征在于：包括差分电容阵列、共模电压校正电路、比较器及sar控制逻辑电路，所述差分电容阵列的上极板接比较器的输入端，所述sar控制逻辑电路输出的控制信号接入差分电容阵列的下级板，同时接入共模电压校正电路的输入端，所述共模电压校正电路的输出端接比较器的输入端。
进一步地，所述差分电容阵列包括p端电容阵列和n端电容阵列。
进一步地，所述p端电容阵列包括相互并联的电容c1p、c2p、c3p……c(n-1)p，且电容c1p、c2p、c3p……c(n-1)p的上极板连接比较器的正输入端vp，所述比较器的正输入端vp通过开关kp接采样输入端vip，电容c1p、c2p、c3p……c(n-1)p的下极板分别接sar控制逻辑电路输出的控制信号kp1、kp2、kp3……kp(n-1)；所述n端电容阵列包括相互并联的电容c1n、c2n、c3n……c(n-1)n，且电容c1n、c2n、c3n……c(n-1)n的上极板连接比较器的负输入端vn，所述比较器的负输入端vn通过开关kn接采样输入端vin，电容c1n、c2n、c3n……c(n-1)n的下极板分别接sar控制逻辑电路输出的控制信号kn1、kn2、kn3……kn(n-1)。
进一步地，所述p端电容阵列和n端电容阵列由二进制电容阵列构成，所述电容cip＝cin＝2c(i+1)p＝2c(i+1)n，c(n-2)p＝c(n-2)n＝c(n-1)p＝c(n-1)n＝c，i＝1～n-2，n大于等于4；其中n为saradc电容阵列的位数，c为电容的最小单位。
进一步地，所述共模电压校正电路包括相互并联的三组的共模修正电容，第一组共模修正电容包括串联的电容cp1、电容cn1及或非门，所述或非门的输入端接sar控制逻辑电路输出的控制信号kp1、kn1端，所述或非门的输出端接电容cp1、电容cn1的下极板，所述电容cp1、电容cn1的上极板分别接比较器的正输入端vp、负输入端vn；第二组共模修正电容包括串联的电容cp2、电容cn2及异或门，所述异或门的输入端接sar控制逻辑电路输出的控制信号kp2、kn2端，所述异或门的输出端接电容cp2、电容cn2的下极板，所述电容cp2、电容cn2的上极板分别接比较器的正输入端vp、负输入端vn；第三组共模修正电容包括串联的电容cp3、电容cn3及异或门，所述异或门的输入端接sar控制逻辑电路输出的控制信号kp3、kn3端，所述异或门的输出端接电容cp3、电容cn3的下极板，所述电容cp3、电容cn3的上极板分别接比较器的正输入端vp、负输入端vn。
进一步地，所述电容cp1＝c2p＝2cp2＝4cp3，电容cn1＝c2n＝2cn2＝4cn3。
为了进一步实现以上技术目的，本发明还提出一种saradc电容阵列的共模电压校正电路的校正方法，其特征在于，包括如下步骤：
步骤一.采样阶段：开关kp、kn闭合，所述sar控制逻辑电路输出的控制信号kp1和kn1为低电平，控制信号kp2、kp3……kp(n-1)及kn2、kn3……kn(n-1)为高电平；sar控制逻辑电路输出的低电平控制信号kp1和kn1经过第一组共模修正电容的或非门运算输出高电平，共模修正电容cp1和电容cn1充电，比较器输入端的电压发生变化；p端电容阵列的上极板连接采样输入端vip进行采样，所述n端电容阵列的上极板连接采样输入端vin进行采样；
步骤二.第一次比较阶段：采样结束后，所述开关kp、kn断开；若vp端电压大于vn端电压，则最高位msb位置1，sar控制逻辑电路输出控制信号kp1端为低电平，kn1端为高电平；若vn端电压大于vp端电压，则最高位msb位置0，sar控制逻辑电路输出控制信号kp1端为高电平，kn1端为低电平；此时，sar控制逻辑电路输出的控制信号kp1和kn1经过第一组共模修正电容的或非门运算输出低电平，比较器输入端的电压发生变化，δvp1表示vp端在第一次比较后最终变化的电压值，如公式(1)：
δvn1表示vn端在第一次比较后变化的电压值，如公式(2)：
比较器输入端共模电压的变化为δvp1+δvn1，如公式(3)：
δvp1+δvn1＝0(3)
其中vref代表参考电压，数值与电源电压相同，b1代表msb逻辑值。
步骤三.第二次比较阶段：若vp端电压大于vn端电压，则msb-1位置1，sar控制逻辑电路输出控制信号kp2端为低电平，kn2端为高电平；若vn端电压大于vp端电压，则msb-1位置0，sar控制逻辑电路输出控制信号kp2端为高电平，kn2端为低电平；此时，sar控制逻辑电路输出的控制信号kp2和kn2经过第二组共模修正电容的异或门运算输出高电平，共模修正电容cp2和cn2开始充电，比较器输入端的电压发生变化，δvp2表示vp端在第二次比较后变化的电压值，如公式(4)：
δvn2表示vn端在第一次比较后变化的电压值，如公式(5)：
比较器输入端共模电压的变化为δvp2+δvn2，如公式(6)：
δvp2+δvn2＝0(6)
其中vref代表参考电压，数值与电源电压相同，b2代表msb-1的逻辑值。
步骤四.第三次比较阶段：若vp端电压大于vn端电压，则msb-2位置1，sar控制逻辑电路输出控制信号kp3端为低电平，kn3端为高电平；若vn端电压大于vp端电压，则msb-2位置0，sar控制逻辑电路输出控制信号kp3端为高电平，kp3端为低电平；此时，sar控制逻辑电路输出的控制信号kp3和kn3经过第三组共模修正电容的异或门运算输出高电平，共模修正电容cp3和cn3开始充电，比较器输入端的电压发生变化，δvp3表示vp端在第三次比较后变化的电压值，如公式(7)：
δvn3表示vn端在第一次比较后变化的电压值，如公式(8)：
比较器正负输入端共模电压的变化为δvp3+δvn3，如公式(9)；
δvp3+δvn3＝0(9)
其中vref代表参考电压，数值与电源电压相同，b3代表msb-2的逻辑值。
进一步地，通过共模电压校正电路的修正，所述比较器正负输入端共模电压的变化电压值δvp+δvn始终为0v，共模电压(vp+vn)/2的值始终保持不变。
与现有技术相比，本发明具有以下优点：
本发明通过引入共模校正电路，对高三位采样电容引入共模修正电容，使sar控制逻辑电路输出的控制信号通过逻辑运算连接在共模修正电容的下极板，这样可抬升或拉低比较器输入端的共模电压，使saradc电容阵列在比较过程中共模电压始终保持在vref/2附近，从而改善现有的低功耗共模电压升高的开关策略在比较过程中共模电压过大的情况，进而解决了由于共模电压漂移而引起的adc线性度失真的问题。
附图说明
图1为本发明电路原理示意图。
图2为本发明实施例1的5-bitsaradc转换过程共模电压修正示意图。
图3为图2的共模电路修正过程的a分支部分示意图。
图4为图2的共模电路修正过程的b分支部分示意图。
图5为现有的无共模电压修正电路的共模电压变化示意图。
图6为本发明提出的共模修正电路的共模电压变化示意图。
附图标记说明：1—p端电容阵列；2—n端电容阵列；3—共模电压校正电路；4—比较器；5—sar控制逻辑电路。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明，以下实施例用于说明本发明，但不用来限制本发明的范围。
如图1所示，为n位saradc电容阵列的共模电压校正电路，包括差分电容阵列、共模电压校正电路3、比较器4及sar控制逻辑电路5，所述差分电容阵列的上极板接比较器4的输入端，所述sar控制逻辑电路5输出的控制信号接入差分电容阵列的下级板，同时接入共模电压校正电路3的输入端，所述共模电压校正电路3的输出端接比较器4的输入端；所述差分电容阵列包括p端电容阵列1和n端电容阵列2。
所述p端电容阵列1包括相互并联的电容c1p、c2p、c3p……c(n-1)p，且电容c1p、c2p、c3p……c(n-1)p的上极板连接比较器4的正输入端vp，所述比较器4的正输入端vp通过开关kp接采样输入端vip，电容c1p、c2p、c3p……c(n-1)p的下极板分别接sar控制逻辑电路5输出的控制信号kp1、kp2、kp3……kp(n-1)；
所述n端电容阵列2包括相互并联的电容c1n、c2n、c3n……c(n-1)n，且电容c1n、c2n、c3n……c(n-1)n的上极板连接比较器4的负输入端vn，所述比较器4的负输入端vn通过开关kn接采样输入端vin，电容c1n、c2n、c3n……c(n-1)n的下极板分别接sar控制逻辑电路5输出的控制信号kn1、kn2、kn3……kn(n-1)。所述p端电容阵列1和n端电容阵列2均由二进制电容阵列构成，所述电容cip＝cin＝2c(i+1)p＝2c(i+1)n，c(n-2)p＝c(n-2)n＝c(n-1)p＝c(n-1)n＝c，i＝1～n-2，n大于等于4；其中n为saradc电容阵列的位数，c为电容的最小单位。
所述共模电压校正电路3包括相互并联的三组的共模修正电容，第一组共模修正电容包括串联的电容cp1、电容cn1及或非门，所述或非门的输入端接sar控制逻辑电路5输出的控制信号kp1、kn1端，所述或非门的输出端接电容cp1、电容cn1的下极板，所述电容cp1、电容cn1的上极板分别接比较器4的正输入端vp、负输入端vn；第二组共模修正电容包括串联的电容cp2、电容cn2及异或门，所述异或门的输入端接sar控制逻辑电路5输出的控制信号kp2、kn2端，所述异或门的输出端接电容cp2、电容cn2的下极板，所述电容cp2、电容cn2的上极板分别接比较器4的正输入端vp、负输入端vn；第三组共模修正电容包括串联的电容cp3、电容cn3及异或门，所述异或门的输入端接sar控制逻辑电路5输出的控制信号kp3、kn3端，所述异或门的输出端接电容cp3、电容cn3的下极板，所述电容cp3、电容cn3的上极板分别接比较器4的正输入端vp、负输入端vn；所述电容cp1＝c2p＝2cp2＝4cp3，电容cn1＝c2n＝2cn2＝4cn3。
如图2所示，实施例1以5位共模电压升高的开关策略的saradc的共模电压修正为例进行说明，由于5位saradc的最高位电容为4c，最小单位电容为c，因此仅需要对前两次比较的共模电压进行修正；
本实施例中p端电容阵列1包括相互并联的电容c1p、c2p、c3p和c4p，电容c1p、c2p、c3p和c4p的上极板均与比较器4的正输入端vp连接，下级板分别与sar控制逻辑电路5输出的控制信号kp1、kp2、kp3和kp4，电容4c＝c1p＝2c2p＝4c3p＝4c4p；
n端电容阵列2包括相互并联的电容c1n、c2n、c3n和c4n，电容c1n、c2n、c3n和c4n的上极板均与比较器4的负输入端vn连接，下级板分别与sar控制逻辑电路5输出的控制信号kn1、kn2、kn3和kn4，电容4c＝c1n＝2c2n＝4c3n＝4c4n；
共模电压校正电路3包括相互并联的两组的共模修正电容，第一组共模修正电容包括串联的电容cp1、电容cn1及或非门，所述或非门的输入端接sar控制逻辑电路5输出的控制信号kp1、kn1端，所述或非门的输出端接电容cp1、电容cn1的下极板，所述电容cp1、电容cn1的上极板分别接比较器4的正输入端vp、负输入端vn；第二组共模修正电容包括串联的电容cp2、电容cn2及异或门，所述异或门的输入端接sar控制逻辑电路5输出的控制信号kp2、kn2端，所述异或门的输出端接电容cp2、电容cn2的下极板，所述电容cp2、电容cn2的上极板分别接比较器4的正输入端vp、负输入端vn，所述电容2c＝cp1＝2cp2，电容2c＝cn1＝2cn2。
一种5位saradc电容阵列的共模电压校正电路的校正方法，包括如下步骤：
如图2所示，在采样阶段：所述开关kp、kn闭合，sar控制逻辑电路5输出kp1为低电平，kp2、kp3、kp4为高电平，kn1为低电平，kn2、kn3、kn4为高电平，且kp1、kp2、kp3、kp4分别接入p端电容阵列1的c1p、c2p、c3p、c4p的下级板，kn1、kn2、kn3和kn4分别接入n端电容阵列2的下级板；此时，sar控制逻辑电路5输出的低电平控制信号kp1和kn1经过共模校正电路3中第一组共模修正电容的或非门运算输出高电平，共模修正电容cp1和电容cn1充电，比较器4输入端的电压发生变化；这时，所述p端电容阵列1的上极板通过开关kp连接采样输入端vip(即比较器4输入端vp)进行采样，所述n端电容阵列2的上极板通过开关kn连接采样输入vin(即比较器4输入端vn)进行采样；
第一次比较阶段：采样结束后，所述开关kp、kn断开；采样得到的信号vp1、vn1直接进行第一次比较，得到最高位msb。
如图3的a分支所示，若vp1端电压大于vn1端电压，则msb位置1，sar控制逻辑电路5输出控制信号kp1端为低电平，kn1端为高电平，在此过程中vn1端的电压升高1/3vref，此时kp1、kn1经过或非门输出低电平，比较器4输入端的电压vp1、vn1又会同时降低1/6vref的电压值；δvp1表示vp端在第一次比较后最终变化的电压值，如公式(1)：
δvn1表示vn端在第一次比较后变化的电压值，如公式(2)：
比较器4输入端共模电压的变化为δvp1+δvn1，如公式(3)：
δvp1+δvn1＝0(3)
其中vref代表参考电压，数值与电源电压相同，b1代表msb逻辑值为1。
根据公式(1)，(2)最终得到，比较器4正输入端vp1的电压值降低1/6vref，比较器负输入端vn1的电压值升高1/6vref。因此，在第一次比较过程中比较器4正负输入端共模电压的变化为0，共模电压(vp1+vn1)/2保持在vref/2附近。
如图4中b分支所示，若vn1端电压大于vp1端电压，则msb位置0，sar控制逻辑电路5输出kp1端为高电平，kn1端为低，在此过程中vp1端的电压升高1/3vref，此时kp1、kn1经过或非门输出低电平，比较器4输入端的电压vp1、vn1又会同时降低1/6vref电压值；δvp1表示vp端在第一次比较后最终变化的电压值，如公式(1)：
δvn1表示vn端在第一次比较后变化的电压值，如公式(2)：
比较器4输入端共模电压的变化为δvp1+δvn1，如公式(3)：
δvp1+δvn1＝0(3)
其中vref代表参考电压，数值与电源电压相同，b1代表msb逻辑值为0。
根据公式(1)，(2)最终得到，比较器4正输入端vp1的电压值升高1/6vref，比较器4负输入端vn1的电压值降低1/6vref；因此，在第一次比较过程中比较器4正负输入端共模电压的变化为0v，共模电压(vp1+vn1)/2保持在vref/2附近。
第二次比较阶段，比较vp2与vn2两端电压得到次高位msb-1，根据第一次的比较结果分为两种情况：
若第一次比较结果为1(如图3中a分支所示)，此时分为两种情况：
①如图3中c分支所示，若vp2端电压大于vn2端电压，则msb-1位置1；sar控制逻辑电路5输出kp2为低电平，kn2为高电平，在此过程中vp2端的电压降低1/6vref；此时kp2、kn2经过异或门输出高电平，共模修正电容cp2、cn2进行充电，比较器4输入端的电压vp2、vn2又会同时升高1/12vref电压值
比较器4输入端的电压发生变化，δvp2表示vp端在第二次比较后变化的电压值，如公式(4)：
δvn2表示vn端在第一次比较后变化的电压值，如公式(5)：
比较器4输入端共模电压的变化为δvp2+δvn2，如公式(6)：
δvp2+δvn2＝0(6)
其中vref代表参考电压，数值与电源电压相同，b2代表msb-1的逻辑值为1。
最终比较器4正输入端vp2的电压值下降1/12vref，比较器4负输入端vn2的电压值升高1/12vref；因此，在此种情况下比较器4正负输入端共模电压的变化为0v，共模电压(vp2+vn2)/2保持在vref/2附近；
②如图3中d分支所示，若vn2端电压大于vp2端电压，则msb-1位置0；sar控制逻辑电路5输出kn2为低电平，kp2为高电平，在此过程中vn2端的电压降低1/6vref；此时kp2、kn2经过异或门输出高电平，共模修正电容cp2、cn2进行充电，比较器4输入端的电压vp2、vn2又会同时升高1/12vref电压值；
比较器4输入端的电压发生变化，δvp2表示vp端在第二次比较后变化的电压值，如公式(4)：
δvn2表示vn端在第一次比较后变化的电压值，如公式(5)：
比较器4输入端共模电压的变化为δvp2+δvn2，如公式(6)：
δvp2+δvn2＝0(6)
其中vref代表参考电压，数值与电源电压相同，b2代表msb-1的逻辑值为0；
最终比较器4正输入端vp2的电压值升高1/12vref，比较器4负输入端vn2的电压值降低1/12vref；因此，在此种情况下比较器4正负输入端共模电压的变化为0v，共模电压(vp2+vn2)/2保持在vref/2附近；
若第一次比较结果为0(如图4中b分支所示)，此时分为两种情况：
①如图4中e分支所示，若vp2端电压大于vn2端电压，则msb-1位置1；sar控制逻辑电路5输出kp2接低电平，kn2接高电平，如图4中e分支所示，在此过程中vp2端的电压降低1/6vref；此时kp2、kn2经过异或门输出高电平，共模修正电容cp2、cn2进行充电，比较器4输入端的电压vp2、vn2又会同时升高1/12vref电压值；
比较器4输入端的电压发生变化，δvp2表示vp端在第二次比较后变化的电压值，如公式(4)：
δvn2表示vn端在第一次比较后变化的电压值，如公式(5)：
比较器4输入端共模电压的变化为δvp2+δvn2，如公式(6)：
δvp2+δvn2＝0(6)
其中vref代表参考电压，数值与电源电压相同，b2代表msb-1的逻辑值为1；
最终比较器4正输入端vp2的电压值降低1/12vref，比较器4负输入端vn2的电压值升高1/12vref；因此，在此种情况下比较器4正负输入端共模电压的变化为0v，共模电压(vp2+vn2)/2保持在vref/2附近；
②如图4中f分支所示，若vn2端电压大于vp2端电压，则msb-1位置0；sar控制逻辑电路5输出kn2接低电平，kp2接高电平，在此过程中vn2端的电压降低1/6vref；此时kp2、kn2经过异或门输出高电平，共模修正电容cp2、cn2进行充电，比较器4输入端的电压vp2、vn2会同时升高1/12vref电压值；
比较器4输入端的电压发生变化，δvp2表示vp端在第二次比较后变化的电压值，如公式(4)：
δvn2表示vn端在第一次比较后变化的电压值，如公式(5)：
比较器4输入端共模电压的变化为δvp2+δvn2，如公式(6)：
δvp2+δvn2＝0(6)
其中vref代表参考电压，数值与电源电压相同，b2代表msb-1的逻辑值为0。
最终比较器4正输入端vp2的电压值升高1/12vref，比较器4负输入端vn2的电压值降低1/12vref；因此，在此种情况下比较器4正负输入端共模电压的变化为0v，共模电压(vp2+vn2)/2保持在vref/2附近。
图5为现有的共模电压升高的开关策略的共模电压变化示意图，从图中可以看到，第二、三、四次比较过程中共模电压(vpm+vnm)/2明显大于vref/2，其中式中m表示比较的次数，且共模电压波动较大，共模电压容易漂移，进而引起的adc线性度失真。
图6为本发明提出的共模修正电路的共模电压变化示意图，以第一次比较中最高位msb位置1，第二次比较次高位msb-1位置1，第三次比较msb-2位置1，第四次比较msb-3位置1，第五次比较msb-4位置1为例，从图中可以看出，在共模校正电路3的修正作用下，共模电压(vpm+vnm)/2始终保持在vref/2附近，其中式中m表示比较的次数。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。