相位检测方法、装置、存储介质及电子装置与流程

本申请涉及通信领域，具体而言，涉及一种相位检测方法、装置、存储介质及电子装置。
背景技术：
：多阵列天线基站中的大规模多输入多输出(massivemimo，massivemultipleinmultipleout)技术是4.5g以及5g通信中的关键技术。在5g通信中，空分复用(sdma，spacedivisionmultipleaccess)是massivemimo技术应用的一个重要例子。空分多址接入(sdma，spacedivisionmultipleaccess)使用波束赋型beamforming技术使信号能量集中在特定的方向传播，从而增大频谱利用效率，减小对其它接收机的干扰。beamforming对收发信机多通道之间信号的相位差异有着严苛的要求，例如sub6g的5g基站收发信机多通道间的相位差异应小于5°。因此，无线基站系统会采用一系列相位检测及调整措施来减小通道间的相位误差，进而对齐多通道信号的相位。在相位同步机制中，对射频时钟信号相位的检测是首要一环，其相位检测精度直接影响多通道同步的效果。而当前并没有一个很好的针对射频时钟信号的高精度相位检测方案，此外，针对其他类型的时钟信号也没有很好的高精度相位检测方案。针对相关技术中存在的上述问题，目前尚未提出有效的解决方案。技术实现要素：本申请实施例提供了一种相位检测方法、装置、存储介质及电子装置，以至少解决相关技术中时钟信号相位检测精度低的问题。根据本申请的一个实施例，提供了一种相位检测方法，包括：对待检测的时钟信号进行采样操作，得到二进制序列；根据所述二进制序列确定所述待检测的时钟信号在初始采样周期的相位区间，作为第一相位区间；利用所述第一相位区间中包括的参考相位区间对所述第一相位区间中包括的其他相位区间进行标准化操作，得到第二相位区间，其中，所述参考相位区间为在所述采样操作触发后在第一个采样周期内判定的相位区间，所述其他相位区间为在所述采样操作触发后在所述第一个采样周期之后的采样周期内判定的相位区间；对所述第二相位区间进行收敛，并根据收敛后的第二相位区间得到所述待检测的时钟信号的相位信息。根据本申请的又一个实施例，还提供了一种相位检测装置，包括：采样模块，用于对待检测的时钟信号进行采样操作，得到二进制序列；相位区间判定模块，用于根据所述二进制序列确定所述待检测的时钟信号在初始采样周期的相位区间，作为第一相位区间；标准化模块，用于利用所述第一相位区间中包括的参考相位区间对所述第一相位区间中包括的其他相位区间进行标准化操作，得到第二相位区间，其中，所述参考相位区间为在所述采样操作触发后在第一个采样周期内判定的相位区间，所述其他相位区间为在所述采样操作触发后在所述第一个采样周期之后的采样周期内判定的相位区间；相位区间收敛模块，用于对所述第二相位区间进行收敛，并根据收敛后的第二相位区间得到所述待检测的时钟信号的相位信息。根据本申请的又一个实施例，还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。根据本申请的又一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。在本申请实施例中，通过采样待检测时钟信号信号，得到一系列二进制序列，并基于这些数字采样信息，在各采样周期判定待检测时钟信号的相位区间，最后通过一系列的相位区间标准化操作，收敛出待检测时钟信号的相位信息。采用本申请实施例中的方案可以使得相位检测算法简单，电路实现难度低，相位收敛速度快，相位检测精度高。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1是根据本申请实施例的相位检测方法的流程图；图2是根据本申请实施例的相位检测方案的系统架构图；图3是根据本申请实施例的相位差值累加模块的示意图；图4是根据本申请实施例的采样模块的示意图；图5是根据本申请实施例的相位区间判定模块的示意图；图6是根据本申请实施例的相位区间标准化模块的示意图；图7是根据本申请实施例的相位区间收敛模块的示意图；图8是根据本申请实施例的采样模块的功能示意图；图9是根据本申请实施例的普通模式和高精度模式的采样点覆盖图；图10是根据本申请实施例的普通模式和高精度模式的误差分析图；图11是根据本申请实施例的相位区间判决模块的功能示意图；图12是根据本申请实施例的相位区间标准化模块的功能示意图；图13是根据本申请实施例的相位区间收敛模块的功能示意图；图14是根据本申请实施例的检测单端时钟相位的实例示意图；图15是根据本申请实施例的检测正交时钟相位的实例示意图；图16是根据本申请实施例的高精度检相模式的实例示意图；图17是根据本申请实施例的高可靠性检相模式的实例示意图；图18是根据本申请实施例的实施例的相位收敛曲线。具体实施方式下文中将参考附图并结合实施例来详细说明本申请。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。首先对相关技术如何进行相位检测进行说明：在相关技术中，鉴频鉴相器(pfd，phaseandfrequencydetector)是常用的鉴别两输入时钟信号频率和相位差值的电路。一般而言，pfd由两d触发器和一个与非门构成，d触发器在接收输入时钟上升沿后，输出高电平，并在两d触发器输出均达到高电平后复位。因此，pfd可以输出表征两输入时钟信号频率或相位差值的脉冲信号。但pfd应用在收发机通道或其它场景的相位检测中会存在以下困难和问题：首先，pfd鉴相将急剧增大原有系统的复杂度。在需要进行相位检测的mimo系统中，收发信机通道数目已达到几十甚至上百，根据pfd鉴别两通路信号的特性，将要使用同等数量的pfd。而且，mimo系统一般采用多芯片组成，芯片与芯片之间的连线及存在的pfd将使pcb板布局变得十分复杂，且会降低电路可靠性。其次，pfd无法直接或很难间接给出输入时钟信号的相位信息。pfd将两输入时钟信号的频率或相位差值表征为一定宽度的脉冲信号，而非一系列的高低电平或二进制序列，后级数字电路难以将其转化为单纯的相位信息。在需要直接检测出相位值的场景中，pfd无法满足应用需求。最后，在无线通信场景中，pfd的鉴频鉴相能力受到很大的挑战。随着频谱资源的日益紧张以及传输数据量的剧增，通信技术不断演进，无线通信频段向高频大带宽方向发展。对5gnr中sub6g低频段来说，pfd的鉴频鉴相能力已显得捉襟见肘，更不用说高达24.25～29.5ghz的5g高频段了。并且，这样高频的时钟信号已不是简单的方波或类方波，在接收这些信号后，pfd已不能正常或可靠地表现出其鉴频鉴相能力。针对相关技术中采用pfd进行相位检测所出现的上述问题，在业界也提出了一些解决方案。例如：在美国申请的一篇专利中提出了一种适用于无线通信领域的相位检测方法，但是需要说明的是，该专利中均存在以下不足：在上述专利中使用了数控振荡器nco及实现反正切功能的数字电路模块，这些数字电路模块能达到的精度有限，若运算迭代次数较小，将极大地限制相位检测精度，若迭代次数较大，虽然可以在一定程度上提高相位检测精度，但是会明显地增加运算资源开销。由此可知，相关技术中提出的解决方案实际上是无法有效解决时钟信号相位检测精度低的问题，为了有效的解决相关技术中存在的时钟号相位检测精度低的问题，在本申请实施例中提供了一种相位检测方法、装置、存储介质及电子装置，下面结合实施例对本申请进行说明：在本实施例中提供了一种相位检测方法，图1是根据本申请实施例的相位检测方法的流程图，如图1所示，该流程包括如下步骤：步骤s12，对待检测的时钟信号进行采样操作，得到二进制序列；步骤s14，根据所述二进制序列确定所述待检测的时钟信号在初始采样周期的相位区间，作为第一相位区间；步骤s16，利用所述第一相位区间中包括的参考相位区间对所述第一相位区间中包括的其他相位区间进行标准化操作，得到第二相位区间，其中，所述参考相位区间为在所述采样操作触发后在第一个采样周期内判定的相位区间，所述其他相位区间为在所述采样操作触发后在所述第一个采样周期之后的采样周期内判定的相位区间；步骤s18，对所述第二相位区间进行收敛，并根据收敛后的第二相位区间得到所述待检测的时钟信号的相位信息。其中，执行上述操作的可以是相位检测装置。在上述实施例中，上述得到的二进制序列可以是离散的二进制序列。在上述实施例中，通过采样待检测时钟信号可以得到一系列二进制序列，基于这些数字采样信息，在各采样周期判定待检测时钟信号的相位区间，最后通过一系列的相位区间标准化操作，收敛出待检测时钟信号的相位信息。在本申请实施例中，是无需过多地进行运算迭代的，因此，不会增加运算资源开销，此外，需要说明的是，经过实验验证，采用本申请中的方案，在无需过多运算迭代次数的情况下，也能够保证相位检测精度。相对于相关技术中存在的在运算迭代次数较小时，会极大地限制相位检测精度，在运算迭代次数较大时，会增加运算资源开销的问题，本申请实施例中的方案可以实现在降低运算迭代次数的前提下也能够保证相位检测精度。此外，还需要说明的是，前述提及的相关专利中还包含复杂的矩阵乘法和复共轭运算，由于算法复杂，不利于应用系统降低电路规模及功耗。并且，前述提及的专利中对输入的两待检信号有正交要求，因此仅能实现对正交信号的相位检测。而在本申请实施例中，是不会涉及到过于复杂的矩阵乘法和复共轭运算的，因此，可以有效降低应用系统的电路规模，以及降低引用系统的功耗的。因此，采用本申请实施例中的方案可以使得相位检测算法简单，电路实现难度低，相位收敛速度快，相位检测精度高。下面结合其他实施例对本发明进行进一步的说明：在一个可选的实施例中，所述对待检测的时钟信号进行采样操作，得到二进制序列包括：采用采样时钟信号对所述待检测的时钟信号进行采样操作，得到二进制序列，其中，所述采样时钟信号的频率与所述待检测的时钟信号的频率的最小公倍数超过预定阈值。在本实施例中，为了保证采样的多样性，应合理选择采样时钟信号的频率值，使待检测的时钟信号的频率值与采样时钟信号的频率值具有较大的最小公倍数。在一个可选的实施例中，根据所述二进制序列确定所述待检测的时钟信号在初始采样周期的相位区间，作为第一相位区间包括：根据所述二进制序列，判定各采样时钟信号上升沿所述待检测的时钟信号的相位区间；根据判定出的相位区间以及所述待检测的时钟信号相对于采样时钟信号的累积的相位差值确定初始采样时刻上所述待检测的时钟信号区间，作为所述第一相位区间，其中，所述采样时钟信号用于对所述待检测的时钟信号进行所述采样操作。在一个可选的实施例中，根据所述二进制序列，判定各采样时钟信号上升沿所述待检测的时钟信号的相位区间包括：确定与所述二进制序列的类型对应的相位区间判决条件；根据所述二进制序列以及所述相位区间判决条件判定各采样时钟信号上升沿所述待检测的时钟信号的相位区间。在一个可选的实施例中，所述二进制序列的类型包括以下至少之一：差分类型、单端类型、正交类型。在上述实施例中，根据得到的二进制序列类型(即差分、单端或正交等形式)，相位区间判决条件的配置是不同的，根据快速采样或高可靠性采样的要求，相位区间判决条件的配置不同。在一个可选的实施例中，利用所述第一相位区间中包括的参考相位区间对所述第一相位区间中包括的其他相位区间进行标准化操作，得到第二相位区间包括：以所述参考相位区间为标准，将所述其他相位区间变换到所述参考相位区间处于的相位周期内，得到所述第二相位区间。在一个可选的实施例中，以所述参考相位区间为标准，将所述其他相位区间变换到所述参考相位区间处于的相位周期内，得到所述第二相位区间包括：在确定所述其他相位区间与所述参考相位区间之间没有交集时，重复对所述其他相位区间进行翻转，直至所述其他相位区间与所述参考相位区间产生交集为止，将所述参考相位区间和进行了翻转后的所述其他相位区间作为所述第二相位区间。在一个可选的实施例中，所述翻转包括左移2π或者右移2π。在一个可选的实施例中，在确定出所述第一相位区间之后，所述方法还包括：在确定所述其他相位区间与所述参考相位区间之间有交集时，在不对所述其他相位区间进行所述标准化操作的前提下，直接对所述第一相位区间进行收敛，并根据收敛后的第一相位区间得到所述待检测的时钟信号的相位信息。在一个可选的实施例中，在得到所述第二相位区间之后，所述方法还包括：依次求取所述第二相位区间在当前采样周期的交集，直到所述第二相位区间在当前采样周期的交集的上限和下限的差值小于预定值为止，其中，所述第二相位区间在当前采样周期的交集是通过对所述第二相位区间在所述当前采样周期的相位区间与所述第二相位区间在上一采样周期的交集取交集得到的；对所述第二相位区间进行收敛，并根据收敛后的第二相位区间得到所述待检测的时钟信号的相位信息包括：通过对差值小于所述预定值的上限和下限取均值得到所述待检测的时钟信号在初始采样时刻的初始相位；通过对所述初始相位与相位差值求和得到所述当前采样周期内所述待检测时钟信号的相位，其中，所述相位差值为根据所述待检测的时钟信号的频率与进行所述采样操作时所使用的采样时钟信号的频率关系计算出的当前采样周期所述待检测的时钟信号相对于所述采样时钟信号的累积的相位差值。在本实施例中，可以基于加法器或乘法器，根据待检测时钟信号与采样时钟信号的频率关系及经历的采样周期数，统计自触发采样操作起待检测时钟信号相对采样时钟信号的相位差值。通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如rom/ram、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。在本实施例中还提供了一种相位检测装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。图2是根据本申请实施例的相位检测装置的结构框图，如图2所示，该装置包括：采样模块101，用于对待检测的时钟信号进行采样操作，得到二进制序列；相位区间判定模块102，用于根据所述二进制序列确定所述待检测的时钟信号在初始采样周期的相位区间，作为第一相位区间；标准化模块103(也可以称为相位区间标准化模块)，用于利用所述第一相位区间中包括的参考相位区间对所述第一相位区间中包括的其他相位区间进行标准化操作，得到第二相位区间，其中，所述参考相位区间为在所述采样操作触发后在第一个采样周期内判定的相位区间，所述其他相位区间为在所述采样操作触发后在所述第一个采样周期之后的采样周期内判定的相位区间；相位区间收敛模块104，用于对所述第二相位区间进行收敛，并根据收敛后的第二相位区间得到所述待检测的时钟信号的相位信息。此外，还需要说明的是，图2所示的结构框图除了包括上述各模块外，还可以包括累积相位差计算模块100以及控制模块105，图2中示出了上述的六个模块，各模块之间的连接关系可以参考附图2。其中，图2中各参数在后述的实施例中会进行详细描述。在上述实施例中，累积相位差计算模块100可以基于加法器或乘法器，根据待检测时钟信号与采样时钟信号的频率关系及经历的采样周期数，统计自触发采样操作起，待检测时钟信号相对采样时钟信号的相位差值。采样模块101的输入clksig可以是差分、单端或正交类型的方波、类方波或正弦信号，输出为对应形式的二进制序列。该模块101可以由核心采样器(也可以简称为采样器)及后级波形整形器构成，目的是将输入的模拟幅度信息，转换为离散的数字信号(即，二进制序列)。核心采样器可由真单向钟控触发器(tspc，truesinglephaseclock)或电流模逻辑(cml，currentmodelogic)等形式的触发器来实现。后级波形整形器可由施密特触发器或反相器电路实现，用于信号摆幅放大及波形整形。根据待检测时钟信号的类型，采样器可选择为差分、单端或正交等形式。根据对检相精度的要求，可选择一定频率的采样时钟，减弱待检测时钟信号与采样时钟信号频率的相关性，即增大待检测时钟信号频率与采样时钟信号频率的最小公倍数。可选地，所述采样模块可以包括采样器，用于采用采样时钟信号对所述待检测的时钟信号进行采样操作，得到二进制序列，其中，所述采样时钟信号的频率与所述待检测的时钟信号的频率的最小公倍数超过预定阈值。上述相位区间判定模块102可以根据采样模块101输出的二进制序列，判定各采样时钟信号上升沿待检测时钟信号的相位区间，并根据采样时钟信号与待检测时钟信号的相位关系确定初始采样时刻待检测时钟信号的相位区间。具体地，该相位区间判定模块102可以包括：相位区间判决器，用于根据所述二进制序列，判定各采样时钟信号上升沿所述待检测的时钟信号的相位区间；加法器，用于根据判定出的相位区间以及所述待检测的时钟信号相对于采样时钟信号的累积的相位差值确定初始采样时刻上所述待检测的时钟信号区间，作为所述第一相位区间，其中，所述采样时钟信号用于对所述待检测的时钟信号进行所述采样操作。后续会对相位区间判定模块102进行具体描述。上述相位区间判决器可以确定与所述二进制序列的类型对应的相位区间判决条件；根据所述二进制序列以及所述相位区间判决条件判定各采样时钟信号上升沿所述待检测的时钟信号的相位区间。在本实施例中，根据采样模块101输出的二进制序列类型(即差分、单端或正交等形式)的不同，相位区间判决条件的配置也不同。根据快速采样或高可靠性采样的要求，相位区间判决条件的配置不同。上述的标准化模块103可以用于以所述参考相位区间为标准，将所述其他相位区间变换到所述参考相位区间处于的相位周期内，得到所述第二相位区间。可选地，所述标准化模块103包括：相位缩放器，用于在确定其他相位区间与所述参考相位区间之间没有交集时，重复对所述其他相位区间进行翻转，直至所述其他相位区间与所述参考相位区间产生交集为止，将所述参考相位区间和进行了翻转后的所述其他相位区间作为所述第二相位区间。可选地，上述翻转包括左移2π或者右移2π。在一个可选的实施例中，上述装置还用于：在确定出所述第一相位区间之后，在确定所述其他相位区间与所述参考相位区间之间有交集时，在不对所述其他相位区间进行所述标准化操作的前提下，直接对所述第一相位区间进行收敛，并根据收敛后的第一相位区间得到所述待检测的时钟信号的相位信息。在一个可选的实施例中，上述相位区间收敛模块104包括：区间求交集模块，用于在得到所述第二相位区间之后，依次求取所述第二相位区间在当前采样周期的交集，直到所述第二相位区间在当前采样周期的交集的上限和下限的差值小于预定值为止，其中，所述第二相位区间在当前采样周期的交集是通过对所述第二相位区间在所述当前采样周期的相位区间与所述第二相位区间在上一采样周期的交集取交集得到的；均值模块，用于通过对差值小于所述预定值的上限和下限取均值得到所述待检测的时钟信号在初始采样时刻的初始相位；加法器，用于通过对所述初始相位与相位差值求和得到所述当前采样周期内所述待检测时钟信号的相位，其中，所述相位差值为根据所述待检测的时钟信号的频率与进行所述采样操作时所使用的采样时钟信号的频率关系计算出的当前采样周期所述待检测的时钟信号相对于所述采样时钟信号的累积的相位差值。由此可知，该相位区间收敛模块104是用于求取相位区间标准化模块103输出相位区间的交集。该模块104可由简单的比较器构成，通过比较当前采样周期输入相位区间与上一采样周期交集相位区间的上限及下限，更新当前采样周期的交集相位区间。通过增加均值模块，相位区间收敛模块可直接输出初始采样时刻待检测时钟信号的相位值，在此相位值的基础上增加当前待检测时钟信号相对采样时钟信号的相位差值，即可得到当前采样时钟信号的相位值。在一个可选的实施例中，上述的控制模块105用于控制本申请实施例中的检相方案中各模块，通过该模块可配置采样周期数，实现触发或终止检相操作，复位检相流程等功能。通过合理配置采样时钟信号频率及采样周期数，本申请检相方案可达到很高的精度。下面结合附图对上述各个模块及模块所包括的具体器件进行说明：图3所示为累积相位差计算模块100的结构图，如图3所示，该累积相位差计算模块100可以包括单采样周期相位差值计算器1001和累加器1002，其中单采样周期相位差值计算器1001根据采样时钟信号频率值valref与待检测时钟信号频率值valsig的关系，计算单采样周期待检测时钟信号与采样时钟信号间的相位差值θt，其中，θt＝2π·mod(valsig/valref)，并通过累加器1002累积k个采样周期后待检测时钟信号相对采样时钟信号的相位差值δθk，δθk＝k·θt。图4所示为采样模块101的结构图，如图4所示，该采样模块101在采样时钟信号下对待检测时钟信号进行采样，将模拟的幅度信息clksig转换为离散的数字信号bin。该采样模块101可以包括采样器1011和波形整形器1012。其中采样器1011是由tspc或cml等形式触发器组成的采样器，1012对1011输出的信号进行摆幅放大和波形整形，并输出理想的数字脉冲信号bin。如图8所示的待检测时钟信号为正交形式的场景，采样器101在每个采样时钟信号clkref的时钟上升沿采样待检测时钟信号，若采样电平高于或等于共模电平则输出0，若采样电平低于共模电平则输出1。根据对检相精度的要求，可选择一定频率的采样时钟信号，减弱待检测时钟信号与采样时钟信号频率的相关性，即增大待检测时钟信号频率与采样时钟信号频率的最小公倍数，避免采样进入循环。若待检测时钟信号频率值与采样时钟信号频率值的最小公倍数较小，即存在较小的整数m和n，使得m·valsig＝n·valref，则采样器101输出的二进制数据在经历n个采样周期后将进入周期性循环，即在n个采样周期达到最大的采样多样性。如图9、图10的普通模式和高精度模式采样点覆盖图及误差分析曲线所示，通过选择频率值与待检测时钟信号频率相关性较弱的采样时钟信号，可使采样点覆盖整个[0,2π)的相位区间，增大采样样本的多样性，并显著地提高整体检相方案的检相精度。图5所示为相位区间判定模块102的结构图，如图5所示，该模块可以根据输入的二进制序列bin及由reg写入的判决条件，判定当前采样周期待检测时钟信号的相位区间，并根据待检测时钟信号相对采样时钟信号的累积相位差δθk确定初始采样时刻待检测时钟信号的相位区间[θlk,θhk)，其中下标k为经历的采样周期数。该相位区间判定模块102可以包括相位区间判决器1021和加法器1022，其中相位区间判决器1021，可以根据输入的二进制序列bin及由reg写入的判决条件，判断待检测时钟信号的实时相位区间[φlk,φhk)，加法器1022，在[φlk,φhk)基础上减去待检测时钟信号相对采样时钟信号的相位差值δθk，得到初始采样时刻待检测时钟信号的相位区间[θlk,θhk)，θlk＝φlk-δθk，θhk＝φhk-δθk。可根据待检测时钟信号的形式(如单端、差分、正交等)和检测可靠性要求，配置相位区间的判决条件。待检测时钟信号为正交形式下，相位区间判定模块102的相位区间判决条件可配置为如图11所示。图6所示为标准化模块103的结构图，如图6所示，该模块以采样操作触发后第一个采样周期判定的相位区间[θl0,θh0)为参考区间，判断后续采样周期的[θlk,θhk)是否与[θl0,θh0)有区间交叠。若不存在区间交叠，则对[θlk,θhk)进行区间翻转，即左移或右移2π操作，直至与[θl0,θh0)产生区间交集；若存在区间交叠，则对[θlk,θhk)不做区间翻转。103模块输出标准化处理后的相位区间[θ’lk,θ’hk)。该模块可以包括相位区间交叠判决器1031和相位缩放器1032，其中，相位区间交叠判决器1031，是以采样操作触发后第一个采样周期判定的相位区间[θl0,θh0)为参考区间，判断后续采样周期的[θlk,θhk)是否与[θl0,θh0)有区间交叠。若不存在区间交叠，则通过相位缩放器1032对[θlk,θhk)进行区间翻转，即左移或右移2π操作，直至与[θl0,θh0)产生区间交集；若存在区间交叠，则对[θlk,θhk)不做区间翻转。由于相位区间判定模块102存在θlk＝φlk-δθk、θhk＝φhk-δθk的相位运算，其中φlk、φhk∈[0,2π)，δθk∈[0,2π)，则θlk、θhk∈[-2π,2π)。因此，在本实施例中做标准化的意义在于将[θlk,θhk)变换到参考区间[θl0,θh0)处于的相位周期，以便与参考区间进行相位区间上限及下限的比较判断。如图12所示，若[θlk,θhk)的上限θhk小于[θl0,θh0)的下限θl0，则[θlk,θhk)右移2π，产生新的区间[θ’lk,θ’hk)，并且[θ’lk,θ’hk)与[θl0,θh0)存在区间交叠[θl0,θ’hk)，θ’lk＝θlk+2π，θ’hk＝θhk+2π；若[θlk,θhk)的下限θlk大于[θl0,θh0)的上限θh0，则[θlk,θhk)左移2π，产生新的区间[θ’lk,θ’hk)，并且[θ’lk,θ’hk)与[θl0,θh0)存在区间交叠[θ’lk,θh0)，θ’lk＝θlk-2π，θ’hk＝θhk-2π。图7所示为相位区间收敛模块104的结构图，如图7所示，该模块对每个采样周期输入的[θ’lk,θ’hk)求取交集，不断缩小区间范围。在经历足够的采样周期数k后，通过均值计算方式收敛出初始采样时刻待检测时钟信号的相位信息，根据待检测时钟信号相对采样时钟信号的相位差值δθk计算出当前采样周期待检测时钟信号的相位θsig。该模块可以包括区间求交集模块1041，延时模块1042，均值模块1043和加法器1044，其中，1041通过比较当前采样周期输入相位区间[θ’lk,θ’hk)与上一采样周期交集相位区间[θlik-1,θhik-1)的上限及下限，更新当前采样周期的交集相位区间[θlik,θhik)，[θlik-1,θhik-1)通过1042延迟单个采样周期得到。若θ’lk＜θlik-1或θ’hk＜θhik-1，则θlik＝θlik-1、θhik＝θ’hk；若θ’lk≥θlik-1或θ’hk≥θhik-1，则θlik＝θ’lk、θhik＝θhik-1，即[θlik,θhik)＝[θ’lk,θ’hk)∩[θlik-1,θhik-1)。如图13所示，通过对每个采样周期的[θ’lk,θ’hk)不断求交集，待经历足够的采样周期数后，θlik将无限趋近于θhik，再经过1043均值模块即可收敛出待检测时钟信号的初始相位θavg，θavg＝(θlik+θhik)/2。θavg通过1044加法器与待检测时钟信号相对采样时钟信号的相位差值δθk求和，得到待检测时钟信号的实时相位θsig。下面结合具体实施例对本申请进行说明：具体实施例1该实施例框图如图14所示，待检测时钟信号为单端信号，设定其频率为2ghz，并采用系统中常用的频率为122.88mhz的时钟信号进行采样。配置100模块的valref为122.88x106，valsig为2x109，可计算出单采样周期待检测时钟信号与采样时钟信号间的相位差值为：θt＝99.375°在经历k个采样周期后，待检测时钟信号与采样时钟信号的累积相位差值为：δθk＝k×99.375°待检测时钟信号为单端信号时，每采样周期101输出的bin为1bit的数据，102模块的相位区间判决条件如表1所示：表1具体实施例1相位区间判决条件bin相位区间0[0,π)1[π,2π)设定采样初始时刻待检测时钟信号相位为130°，105模块的采样周期数valsum为300。如图18相位收敛曲线所示，采样结束后，待检测时钟信号的初始相位θavg收敛至130.275°，检相误差为0.275°。具体实施例2该实施例框图如图15所示，待检测时钟信号为正交信号，设定其频率为2ghz，并采用系统中常用的频率为122.88mhz的时钟信号进行采样。配置100模块的valref为122.88x106，valsig为2x109，可计算出单采样周期待检测时钟信号与采样时钟信号间的相位差值为：θt＝99.375°在经历k个采样周期后，待检测时钟信号与采样时钟信号的累积相位差值为：δθk＝k×99.375°待检测时钟信号为正交信号时，每采样周期101输出的bin为2bit的数据，102模块的相位区间判决条件如表2所示：表2具体实施例2相位区间判决条件bin_ibin_q相位区间00[0,π/2)01[π/2,π)10[3π/2,2π)11[π,3π/2)设定采样初始时刻待检测时钟信号相位为130°，105模块的采样周期数valsum为300。如图18相位收敛曲线所示，采样结束后，待检测时钟信号的初始相位θavg收敛至130.275°，检相误差为0.275°。具体实施例3该模式致力于提高本申请方案的检相精度，对101采样模块来说，若待检测时钟信号频率值与采样时钟信号频率值的最小公倍数较小，即存在较小的整数m和n，使得mxvalsig＝nxvalref，则101输出的二进制数据在经历n个采样周期后将进入周期性循环，即在n个采样周期达到最大的采样多样性。该实施例框图如图16所示，待检测时钟信号为正交信号，设定其频率为2ghz。为提高检相精度，这里采用122.881mhz的时钟信号进行采样。配置100模块的valref为122.881x106，valsig为2x109，可计算出单采样周期待检测时钟信号与采样时钟信号间的相位差值为：θt＝99.3273°在经历k个采样周期后，待检测时钟信号与采样时钟信号的累积相位差值为：δθk＝k×99.3273°待检测时钟信号为正交信号时，每采样周期101输出的bin为2bit的数据，102模块的相位区间判决条件如表3所示：表3具体实施例3的相位区间判决条件bin_ibin_q相位区间00[0,π/2)01[π/2,π)10[3π/2,2π)11[π,3π/2)设定采样初始时刻待检测时钟信号相位为130°，105模块的采样周期数valsum为300。如图18相位收敛曲线所示，采样结束后，待检测时钟信号的初始相位θavg收敛至130.004°，检相误差为0.004°。具体实施例4该模式致力于解决101采样电路在待检测时钟信号过零点位置附近采样时可能出现的采样错误，该实施例框图如图17所示，待检测时钟信号为正交信号，设定其频率为2ghz，并采用系统中常用的频率为122.88mhz的时钟信号进行采样。配置100模块的valref为122.88x106，valsig为2x109，可计算出单采样周期待检测时钟信号与采样时钟信号间的相位差值为：θt＝99.375°在经历k个采样周期后，待检测时钟信号与采样时钟信号的累积相位差值为：δθk＝k×99.375°待检测时钟信号为正交信号时，每采样周期101输出的bin为2bit的数据，102模块的相位区间判决条件如表4所示。为提高可靠性，这里将判定的相位区间的范围放大。表4具体实施例4的相位区间判决条件bin_ibin_q相位区间00[-π/2,π)01[0,3π/2)10[π,5π/2)11[π/2,2π)设定采样初始时刻待检测时钟信号相位为130°，105模块的采样周期数valsum为300。如图18相位收敛曲线所示，采样结束后，待检测时钟信号的初始相位θavg收敛至130.275°，检相误差为0.275°。需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。本申请的实施例还提供了一种存储介质，该存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。可选地，在本实施例中，上述存储介质可以包括但不限于：u盘、只读存储器(read-onlymemory，简称为rom)、随机存取存储器(randomaccessmemory，简称为ram)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。本申请的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。可选地，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。与现有技术相比，本申请实施例中的方案可通过欠采样方式，降低采样电路的设计难度及后级数字电路的工作频率，提高了电路可靠性。其次，本申请通过简单的逻辑运算即可实现对相位的翻转或标准化处理，而没有应用结构复杂的nco电路及反正切电路，算法简单，降低了数字电路的设计难度。不仅如此，本申请算法兼容性高，支持差分、单端或正交等采样方式。另外，本申请可通过增加采样周期数或降低采样时钟频率与待检时钟频率的相关性，提升检相精度。还有，本申请实施例中只涉及对待检时钟的粗采样，而不提取待检时钟的幅度信息，因此即便对于频率很高的待检信号，本申请检相方案依然能够达到较高的可靠性。最后，本申请除采样电路外，其余电路均为数字电路，并且采样电路也可使用数字形式，即tspc触发器实现，因此整体电路方案对pvt(processvoltagetemperature)变化不敏感，可以实现较高的鲁棒性。显然，本领域的技术人员应该明白，上述的本申请的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本申请不限制于任何特定的硬件和软件结合。以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。当前第1页12