电感性负载驱动器转换速率控制器的制作方法

相关申请案的交叉参考

本申请案主张2013年3月9日申请的第61/775,523号美国临时申请案的权益，所述案的全文并入本文中。

本发明涉及一种用于负载驱动器电路的转换速率控制器；特定来说，本发明涉及一种用于将电力提供到电感性负载的驱动器电路，例如电机或切换式电力供应器(smps)。

背景技术：

各种现代电子器件利用负载开关来控制电力到负载(其从可用电力供应器(例如电机或smps)汲取电流)的输送。负载驱动器电路用于对负载开关施加控制。除确定负载开关何时将电力提供到负载之外，负载驱动器电路还可控制负载的性质的变化率。通常将这些性质的变化率称为转换速率。通常使用mosfet来实施负载开关，mosfet提供对电力到负载的输送及对转换速率的精确控制，例如电机的相位节点上的电压的变化或smps的电感上的电压降。

一旦已确定将电力接通到负载，则负载驱动器电路通常经配置以尽可能快速地供电给所述负载。这通过最小化供电给所述负载的延时而最大化效率，使得被供电的组件可执行其期望功能。然而，存在负载驱动器电路可多快地供电给负载的限制。

许多类型的电流负载(例如，电动机)为阻抗源。这些负载的阻抗引起由供电给这些负载所致的成问题的副作用。例如，就为电机的负载来说，在由高侧驱动器驱动与由低侧驱动器驱动之间切换负载电流路径，这导致电流路径在供应路径与接地路径之间切换。此切换引起负载上的电压快速改变，这导致反冲电荷反向流动到负载开关。此反冲电压可横过负载开关，且可导致相对负载开关的非所期望切换。这又具有从良性效率降低到对负载驱动器电路及/或负载开关的损坏的一系列后果。

除反冲之外，供电给电流负载还可导致产生电磁干扰(emi)。emi的一个尤其相关来源为由供电给电感性负载(例如电机)快速所致或由电源线及接地线中的快速变化电流所致的电磁力。供电给负载的电压的变化率越大，所诱发的磁场的量值越大且所得emi的水平越大。emi的均匀适度量可导致系统中的虚假电流，所述虚假电流可引起相邻电路中的故障且甚至潜在地损坏相邻电路。

归因于电流路径上的寄生电感，通过开关的快速电流变化将产生大电压尖波。这些大尖波可超过开关及驱动器电路的安全操作限制且损坏部件。

一般来说，可通过减缓负载上的电压的变化率而改善由对负载施加电力引起的这些问题。缓和负载上的电压的变化率导致反冲及emi的产生减少。

更缓慢地改变负载上的电压可至少部分减轻这些问题的部分，但其将非所要低效率引入到系统中。通过延迟到达供应电压(或接地电压，这取决于负载是否被接通还是被切断)所需的时间，这引入负载的响应时间的延时。任何此类延迟随时间积累且引起波及整个系统的不可接受低效率。因此，可期望按使负载(例如，电机)的响应时间的延时最小化且不产生反冲电流及emi的非所要水平的速率将电压施加到所述负载。

技术实现要素：

常规驱动器电路归因于其对环境性质的依赖性而无法提供适当转换速率控制，且其为未考虑受控值的观测量的开环解决方案。因此，需要提供转换速率的更准确且更可靠控制的闭环解决方案。现有技术中的这些及其它缺点大部分由根据本发明的实施例的系统及方法克服。

根据实施例，提供一种用于驱动第一负载开关的集成电路，其中所述第一负载开关供电给电感性负载，所述集成电路包括：第一数字转换速率控制单元，其用于产生控制信号，其中所述第一数字转换速率控制单元基于指示所述负载上的电压变化率的反馈信号而产生所述控制信号；及第一负载驱动器电路，其由所述控制信号操作，其中所述第一负载驱动器电路产生操作所述第一负载开关的转换速率控制输出电压。

根据进一步实施例，所述第一负载开关为mosfet。根据进一步实施例，所述集成电路为转换速率控制驱动器；且所述集成电路进一步包括产生恒定输出的非控制驱动器，其中由所述非控制驱动器及所述转换速率控制驱动器操作所述负载开关，且其中所述转换速率控制驱动器在所述负载开关的稳态期间产生恒定输出，且其中所述转换速率控制驱动器经调制以在所述负载开关的状态转变期间产生转换速率控制输出。根据进一步实施例，所述转换速率控制驱动器为大低阻抗驱动器，且所述非控制驱动器为小电流限制驱动器。根据进一步实施例，所述集成电路为低侧驱动器且所述第一负载开关为低侧负载开关，且所述集成电路进一步包括：第二数字转换速率控制单元，其用于产生高侧控制信号，其中所述第二数字转换速率控制单元基于指示所述负载上的电压变化率的所述反馈信号而产生所述控制信号；及第二负载驱动器电路，其由所述高侧控制信号操作，其中所述第二负载驱动器电路产生操作所述第二负载开关的转换速率控制输出电压，其中所述第二负载驱动器电路及所述第二数字转换速率控制单元包括高侧驱动器。根据进一步实施例，所述第一数字转换速率控制单元包括：电容器，其接收所述反馈信号；及电阻器，其与界定转换速率的所述电容器耦合。根据进一步实施例，所述第一数字转换速率控制单元进一步包括：与非门，其具有接收所述反馈信号的第一输入端及接收输入电压信号的第二输入端，其中所述与非门的输出控制所述第一负载驱动器电路的p-沟道场效晶体管；及或非门，其具有接收所述反馈信号的第一输入端及接收所述输入电压信号的第二输入端，其中所述或非门的输出控制所述第一负载驱动器电路的n-沟道场效晶体管。

附图说明

所属领域的技术人员可通过参考附图而更好地理解本发明且明白本发明的许多目的、特征及优点。不同图式中所使用的相同参考符号指示类似或相同项。

图1展示实施常规转换速率控制的负载驱动电路。

图2展示接通mosfet时的常规转换速率控制的时序。

图3展示切断mosfet时的常规转换速率控制的时序。

图4展示实施转换速率控制的另一常规负载驱动电路。

图5展示根据实施例的实施转换速率控制的负载驱动电路的高电平绘图。

图6展示根据实施例的实施转换速率控制的负载驱动电路。

图7展示使用实施例所产生的时序图。

图8描绘其中双mosfet负载开关控制来自高侧驱动器及低侧驱动器的电力的实施例。

具体实施方式

图1说明使用串联于负载驱动器电路与负载开关之间的电阻器rgate的所述负载驱动器电路的常规转换速率控制。以此方式使用串联电阻器用以缓和负载上的电压vds的变化率，这减少emi的量且减轻由用于驱动电流负载的输出电压的快速变化产生的反冲。将串联电阻器用于缓和负载开关的转换速率无法提供对负载上的电压的变化率的充分控制，这是因为所述电阻器的行为根据系统的操作温度而变动且因为所述电阻器无法解释负载开关中的容限变动(其可在使用晶体管负载开关(例如mosfet)时较显著)或由负载汲取的实际电流。此外，基于电阻器的常规转换速率控制为必须基于电路行为的预测而设计且无法解释电路的实际操作特性的开环解决方案。

用于限制转换速率的串联电阻器使开关更易受反冲的影响且导致需要常规反冲防止电路，例如图1中所描绘的电路。所述开关利用切换到接通状态以提供用于使反冲电压放电的低阻抗路径的双极晶体管qoff。由双极晶体管qoff提供的所述低阻抗路径允许反冲电流被汲取，同时阻止反冲电荷到达负载开关的栅极端子。需要额外二极管来接通所述双极晶体管且产生到负载开关栅极的充电路径。用于防止反冲的此常规电路为非所要的，这是因为其增加制造成本及空间要求。可由负载驱动器避免这些缺点，所述负载驱动器能够以减少反冲的方式输送电力且具有足够低的输出阻抗以汲取剩余反冲电流。

图2及3提供利用串联电阻器来缓和mosfet负载开关的转换速率的常规负载驱动器电路的更详细视图。图2及3摘录自描述常规负载驱动器电路的“用于高速mosfet栅极驱动电路的设计及应用指南(designandapplicationguideforhighspeedmosfetgatedrivecircuits)”(拉斯洛·洛格(laszlobalogh)，尤尼特德电力供应研讨会(unitrodepowersupplyseminar)(2001))。图2的顶部处描绘使用串联电阻器rgate的常规转换速率控制的电路图。图2的底部处的时序图展示将mosfet切换到接通状态时的各种mosfet参数的变化。

图2的时序图的时段1被称为接通延迟且表示使栅极电压vgs从切断状态驱动电压升高到阈值电压vth所需的时间，在阈值电压vth处，mosfet开始切换到接通状态。时段1的持续时间依据mosfet的内部电容而变化。在时段1期间栅极电压的初始增大起因于对mosfet的内部电容器充电。由于每一mosfet将具有某一内部电容，所以时段1中所表示的此接通延迟无法被完全消除。然而，利用串联电阻器rgate的常规负载驱动电路在加负载于mosfet的内部负载开关栅极电容器且使栅极电压升高到阈值电压所需的时间中引入额外时段1延迟。所述延迟归因于与由此电阻器引起的mosfet的内部电容器充电电流成比例的输入电压的降低。在时段1的延迟期间，漏极电流id保持于切断电平处且漏极电压vds保持于高态中，这是因为此时mosfet不传导电荷。

图2的时序图的时段2为已达到阈值电压且mosfet开始传导电荷的时段。在时段2中，使栅极电压进一步升高超过阈值电压，且mosfet开始传导漏极电流。因此，在时段2期间，漏极电流从切断电平上升到全负载电流。此为mosfet的操作的线性部分，其中漏极电流依据栅极电压而变化。在此间隔时间期间，栅极电压升高越快，漏极电流增大越快。在时段2期间，漏极电压保持于高输出电压电平处，这是因为低侧开关仍无法汲取负载电流。

在图2的时序图的时段3期间，漏极电流已达到全稳态负载电流。因此，使mosfet漏极电压降低到其低接通状态电平。在图2的常规系统中，由栅极端子路径中的串联电阻器rgate缓和漏极电压的降低率。然而，此开环串联电阻器方法不具有基于漏极电压的实际变化率而调适栅极电压的变化的能力，且因此不具有控制反冲或emi的足够能力。串联电阻器无法充分减缓漏极电压的变化率导致反冲，这可接通电桥的相对侧负载开关且因此引起大贯通电流。

在时段4期间，使mosfet的栅极电压升高到其接通状态驱动电压。在时段4期间，mosfet半导体经完全充电使得其达到其最低电阻。如同时段1，时段4的长度也因使用串联电阻器而被非所要地延长。

图3说明将图2的此相同mosfet切换到切断状态的时序图。图3的顶部重复使用串联电阻器rgate的常规转换速率控制实施方案的先前电路图。

图3的时序图的时段1被称为切断延迟且表示使栅极电压vgs从接通状态驱动电压降低到mosfet实际开始切换到切断状态的电压所需的时间。降低栅极电压的时段1的此延迟为mosfet的内部电容的结果。当负载驱动器电路降低供应到栅极端子的电压时，栅极电压的实际降低率取决于使mosfet的内部电容放电所花费的时间。如同接通延迟，mosfet的内部电容防止完全消除切断延迟。然而，利用串联电阻器的常规负载驱动电路通过限制可流动以使mosfet栅极电容器cgs放电的电流而延长此接通延迟。在时段1的延迟期间，漏极电流id保持于全负载电流处且漏极电压vds保持于其低态处。

图3的时序图的时段2为mosfet接通序列的时段3的对等部分且为mosfet的切断序列期间的mosfet的转换速率的控制时段。在图3的时序图的时段2期间，mosfet的漏极电压vds升高到其高切断状态电压，这是因为负载电流不再被汲取。此时，电流积累于cds电容器中，其用以增大漏极电压。如前所述，串联电阻器无法适当减缓漏极电压的变化率导致反冲。在时段2期间，漏极电流保持于全负载电流处。

如同接通序列，在切断序列的时段2期间，用于图3的常规负载驱动电路中的串联电阻器rgate也仅提供漏极电压的变化率的基本缓和。随着由负载驱动器供应到栅极端子的输入电压被减小，串联电阻器rgate通过限制电流流动而阻止此变化。此实际上延长时段2的持续时间。然而，如前所述，此转换速率控制仅提供基于电路的操作的最坏情况预测而设计的栅极电压的基本开环控制，且不具有与负载处的实际电流有关的输入以导致无效率的切换次数。此外，如前所述，尖波及反冲电压仍可起因于在串联电阻器的缓和此变化的设计能力范围外快速减小栅极电压及漏极电流。

在时段3期间，使开关栅极电压进一步放电到开关阈值以将漏极电流减小到0。在图3的时序图的时段4期间，随着栅极电压降低到其低切断状态电平，mosfet的剩余内部电容被放电。在时段4期间，漏极电流及漏极电压处于稳状切断电平。如同时段1，时段3及时段4的长度也因使用串联电阻器而被非所要地延长。

下文进一步提供图2及3中所描绘的这些常规转换速率控制时序图与使用本发明的实施例所产生的时序图的比较。其说明由将串联电阻器用于转换速率控制引起的额外时间延迟及由本发明提供的改进。

图4说明根据一些实施例的mosfet负载驱动电路。此负载驱动电路实际上由两个不同负载驱动电路形成。一个负载驱动电路为与延迟组件串联的低阻抗大负载驱动电路。第二个负载驱动电路为与所述串联连接的延迟及低阻抗驱动器并联耦合的小电流限制驱动器。当mosfet切换状态时，利用所述小电流限制驱动器。在状态转变完成之后，添加所述并联大低阻抗驱动器。所述延迟组件在接通所述大驱动器之前实施延迟，所述延迟足够长以确保所述大驱动器仅在所述转变完成之后接通，这对应于图2及3的时序图中的时段4。接着，所述大低阻抗驱动器提供低阻抗路径，通过所述低阻抗路径，可使反冲电荷在未到达mosfet的栅极端子时被汲取。根据一些实施例，使用由mosfet的测量漏极电压调节的数字接通/切断控制来控制所述大低阻抗驱动器。这允许基于指示mosfet状态之间的转变何时完成的实际测量而接通大缓冲器。在一些实施例中，可将负载开关整合到负载驱动器电路中。

鉴于无法使用开环串联电阻器实施方案来适当控制转换速率，有效闭环解决方案是优选的。然而，使用模拟闭环转换速率控制实施方案具有若干缺点。例如，在一些情况中，负载开关为实施负载驱动器电路(其驱动mosfet的切换动作)的集成电路外部的mosfet。在此类情境中，mosfet负载开关的操作参数可为未知或无法精确获知。当无法确切获知mosfet负载开关的操作特性时，使用模拟控制来操纵此mosfet的转换速率以缓和栅极电压的尝试可导致不稳定表现。因此，期望闭环数字转换速率控制解决方案。

图5描绘示范性实施例的大体框图。在图5中，mosfet负载驱动器500为由驱动高侧mosfet507的高侧负载驱动器501及驱动低侧mosfet506的低侧负载驱动器502组成的集成电路。低侧驱动器及高侧驱动器中的每一者由串行操作的两个主组件(数字转换速率控制电路及负载驱动器电路)组成。低侧负载驱动器502由低侧负载驱动器电路503及低侧数字转换速率控制器504组成。高侧负载驱动器501由高侧负载驱动器电路509及高侧数字转换速率控制器510组成。低侧负载驱动器电路503及高侧负载驱动器电路509两者执行控制mosfet的切换操作的常规任务。

下文更详细所描述的数字转换速率控制器中的每一者接收反映经由高侧mosfet507及低侧mosfet506所驱动的电感性负载上的电压变化的反馈508。此反馈输入508表明负载输出端505处存在电压变化。如下文将更详细地描述，此反馈信息用于以通过尽可能快速地将电力施加到电流负载而提高总效率的方式数字地控制高侧mosfet507及低侧mosfet506的转换速率，同时最小化所产生的电压尖波、反冲或emi的量。如相对于图4所描述，某些实施例利用大低阻抗驱动器及小电流限制驱动器。这些驱动器可一起提供有效缓和mosfet的栅极电压及继而漏极电压的变化率的平均输出阻抗。一些实施例将经由数字转换速率控制模块510管理所述两个驱动器之间的转变，数字转换速率控制模块510接收漏极电压反馈508且使用此信息来根据需要数字地切换所述两个可用驱动器以缓和mosfet开关的漏极电压的转换速率以最小化任何反冲。

在此双mosfet配置中，电流经由高侧mosfet负载开关507在电力供应器与电流负载505之间流动且经由低侧mosfet负载开关506在负载505与接地之间流动。以此方式，高侧驱动器及低侧驱动器可经交替启用及停用以使电流脉动到电流负载(例如电机)。实施例可具有协作以供电给电流负载的多对互操作的高侧驱动器及低侧驱动器。其它实施例可不包含高侧驱动器及低侧驱动器两者且可代以包括供电给电流负载的单一驱动器。在一些实施例中，每一对高侧驱动器及低侧驱动器由用于低侧驱动器中的n-沟道mosfet负载开关及高侧驱动器上的p-沟道mosfet负载开关组成。其它实施例可将n-沟道mosfet及p-沟道mosfet的不同组合用于每一对高侧负载开关及低侧负载开关中。

图6展示高侧负载驱动器601及低侧负载驱动器602的更详细描绘的实施例。如相对于图5所描述，这些驱动器中的每一者由数字转换速率控制器及负载驱动器电路组成。相对于低侧驱动器，所述负载驱动器电路由场效晶体管626及627及小电流限制驱动器629组成且对应于图5的项503。所述低侧数字转换速率控制器(图5的项504)由低侧负载驱动器602的剩余组件组成。由高侧驱动器601的所说明的组件类似地形成高侧驱动器的所述数字转换速率控制器及所述负载驱动器。

高侧驱动器的输入信号vin(hi)及低侧驱动器的输入信号vin(low)为类似于图2及3中所观测的输入的常规负载驱动器输入。相对于低侧驱动器602，低侧输入信号vin(low)接通/切断小电流限制驱动器629及大低阻抗驱动器。同样地，高侧输入信号vin(hi)接通/切断包括高侧驱动器的两个驱动器。由数字转换速率控制器504产生的数字输入信号是基于负载上的电压变化，特定来说，是基于mosfet628的测量漏极电压及mosfet615的测量源极电压。由数字转换速率控制器504产生的数字输入信号在负载630上的电压改变过快时切断大驱动器且在电压改变过慢时相反地接通大驱动器。以此方式，所述数字输入信号通过以适当速率接通/切断大驱动器而缓和负载630上的输出电压的变化率。

与在对输出信号的实际值无任何了解的情况下改变所述输出信号的转换速率的开环转换速率控制机构不同，本发明利用用于指示负载电压630的转换速率的实际变化的反馈路径。此反馈使用允许更精确地控制负载电压的变化率，其中到负载驱动器的数字输入的产生考虑实际负载。在图6的实施例中，使用将高侧转换速率控制器及低侧转换速率控制器两者连接到供电给电流负载630的路径的电路路径来实施反馈机构。在图6的实施例中，此电路路径提供由高侧数字转换速率控制器601及低侧数字转换速率控制器602利用的共用反馈路径。

对于高侧数字转换速率控制器601及低侧数字转换速率控制器602两者，电容器及电阻器经配对以控制包括负载驱动器电路的数字逻辑门的操作。为确定是否将对转换速率控制输出信号做出任何调整，将电容性反馈信号作为输入提供到每一转换速率控制器中的逻辑门对。如果此反馈信号超过用于触发到逻辑门的所述输入的阈值，那么所述门改变状态，使得电压调整导致增大/减小或推迟转换速率控制输出信号的变化率。电阻器607、608、623及625用以通过使电容器充电或放电而设置参考转换速率，使得数字门输入端上的电压经触发以沿另一方向回转。以此方式，电容器及电阻器用于基于指示测量负载电压值的反馈而数字地缓和负载电压的转换速率。

相对于高侧数字转换速率控制器601，用于修改转换速率控制输出信号的逻辑门对中的一者为与非门611。此与非门611经由电容器603接收反馈信号作为一个输入且接收高侧输入电压vin(high)作为另一输入。当将vin(hi)设置为高态时，接通大驱动器612，这是因为所述反馈信号归因于电阻器607而处于高态。当负载630上的电压升高过快时，反馈电容器603迫使611上的输入低于阈值，此切断612。此减缓负载630上的转换速率。如果转换速率过慢，那么电阻器607将使电容器603放电，且此将再次接通晶体管612，这将增大负载630上的转换速率。

存在于用于修改转换速率控制输出信号的高侧数字转换速率控制器601内的逻辑门对中的第二逻辑门为或非门613。此或非门613经由电容器604接收反馈信号作为一个输入且接收高侧输入电压vin(high)作为另一输入。或非门613的输出用于控制场效晶体管614的栅极端子。当将vin(high)设置为低态时，则接通大驱动器614，这是因为反馈信号归因于电阻器608而处于低态。当负载630上的电压下降过快时，反馈电容器604迫使613上的输入高于阈值，这切断614。此减缓负载630上的转换速率。如果转换速率过慢，那么电阻器608将使电容器604放电，且此将再次接通晶体管614，这将增大负载630上的转换速率。

通过设置电容器及电阻器的大小以选择适当转换速率，高侧数字转换速率控制器601驱动mosfet615的栅极端子，使得反冲的损坏量被防止发生，且使栅极电压尽可能快速地增大到其最终值。

用于调整高侧数字转换速率控制器601的输出信号的转换速率的此反馈驱动机构导致可被视为某一类型的脉宽调制(pwm)数字信号的输出调整。此数字输出信号具有使mosfet615的栅极端子无电压增大/减小的时段，所述时段与使到栅极端子的电压增大/减小的时期混合。并非如同常规模拟系统般做出连续转换速率调整，此数字转换速率控制机构做出离散转换速率调整。使转换速率做出调整的时段的相对持续时间将指定栅极端子电压增大/减小的速率，这又指定漏极电流增大/减小的速率将电流提供到负载630的速率。

低侧数字转换速率控制器602与高侧数字转换速率控制器601一起操作以允许电流从负载630流动到接地或从接地流动到负载。然而，如同到负载的电流流动的快速变化，允许电流从负载快速流动到接地(或反之亦然)可导致emi的损坏量，尤其在其中负载具有显著电感(例如电机)的情境中。因此，低侧数字转换速率控制器602操作以控制电流从负载630流动到接地(或反之亦然)的速率。如同高侧数字转换速率控制器601，低侧数字转换速率控制器602由一对逻辑门组成，所述对逻辑门经配置以在产生增大/减小或推迟转换速率控制输出信号的变化率的数字电压调整时互操作。

相对于低侧数字转换速率控制器602，用于产生转换速率控制输出信号的逻辑门中的一者为与非门620。此与非门620经由电容器624接收反馈信号作为一个输入且接收低侧输入电压vin(low)作为另一输入。与非门620的输出用于控制场效晶体管626的栅极端子。当低侧输入电压及反馈信号两者处于高态时，与非门620输出处于低态以接通626。当将vin(low)设置为高态时，接通大驱动器626，这是因为反馈信号归因于电阻器625而处于高态。当负载630上的电压下降过快时，反馈电容器624迫使620上的输入低于阈值，这切断626。此减缓负载630上的转换速率。如果转换速率过慢，那么电阻器625将使电容器624放电，且此将再次接通晶体管626，这将增大负载630上的转换速率。

存在于用于修改转换速率控制输出信号的低侧数字转换速率控制器602内的逻辑门对中的第二逻辑门为或非门621。此或非门621经由电容器622接收反馈信号作为一个输入且接收低侧输入电压vin(low)作为另一输入。或非门621的输出用于控制场效晶体管627的栅极端子。或非门621的输出仅在低侧输入电压及反馈信号两者处于低态时为高态。在此情况中，或非门621的输出引起场效晶体管627处于接通状态中。在全部其它情况中，或非门621的输出处于低态，且场效晶体管627处于切断状态中。当将vin(low)设置为低态时，接通大驱动器627，这是因为反馈信号归因于电阻器623而处于低态。当负载630上的电压升高过快时，反馈电容器622迫使621上的输入高于阈值，这切断627。这减缓负载630上的转换速率。如果转换速率过慢，那么电阻器623将使电容器622放电，且此将再次接通晶体管627，其将增大负载630上的转换速率。

通过设置电容器及电阻器的大小以选择适当转换速率，低侧数字转换速率控制器602驱动mosfet628的栅极端子，使得反冲的损坏量被防止发生，且使栅极电压尽可能快速地增大到其最终值。

如同高侧控制器，这导致用于控制输出信号的转换速率的一组类pwm数字输出，其中调整时段的相对持续时间指定栅极端子电压增大/减小的速率，且增大/减小漏极电流的变化率。

已基于所描述的实施例的操作而演示转换速率控制的改善。图7描绘使用类似于图6中所描绘的实施例的实施例所产生的时序图。图7的时序图说明起因于将mosfet切换到切断状态的栅极电压vgs及漏极电压vds的分布曲线。上文相对于图3而描述将mosfet切换到切断状态的过程。图7中的顶部上描绘栅极电压信号。如同上文所描述的图2及3中的时序图，将图7分成四个时段。图7的所述四个时段反映上文相对于图2及3所描述的相同mosfet操作。然而，图7的时序图说明相较于图3中所说明的切断状态mosfet切换的转换速率控制的改善。

图7的时序图中所描绘的改善栅极电压信号开始于比图3的常规负载驱动电路显著缩短的时段1。此对应于显著缩短的切断延迟，其提供相较于常规负载驱动电路中的转换速率控制的效率改善。如所预期，并未完全消除切断延迟。必须在时段1期间使mosfet的固有内部电容放电以因此导致降低栅极电压时的不可避免延迟(即使在降低到mosfet的输入电压之后)。

图7的时序图的时段2中反映由本发明的实施例提供的额外改善。相较于图3的常规负载驱动电路，图7的时段2说明比其它时段1、3及4延长的长度。图7中的漏极电压的更慢更多控制增大表示漏极电流的改善控制及因此对负载驱动电路的转换速率的改善控制。如上文所描述，漏极电压的更慢增大率导致更少反冲及更少emi。即使实施例提供改善转换速率控制，但实施例未将供电给电流负载的速率的变化调整为比所需变化更慢一些。

图7还说明实施例在各种条件下一致且准确地控制转换速率的能力。如上文所描述，常规串联电阻器系统的性能主要取决于各种操作条件对串联电阻器的效应及mosfet特性的变动。图7的时序图描绘在变动操作条件下于模拟运行期间所获得的栅极电压vgs及漏极电压vds的分布曲线。例如，图7反映具有不同mosfet负载开关特性、负载电流、供应电压及操作温度的仿真。如图7中所见，由实施例在这些各种条件下产生的分布曲线展示少量变动。在这些相同变动条件下，常规系统将在至少时段2期间展现显著不同的转换速率。

如上文所陈述，一些实施例可不包含高侧驱动器及低侧驱动器两者，这是因为可使用单相驱动器来驱动某些电流负载。图8描绘其中双mosfet负载开关控制来自高侧驱动器及低侧驱动器的电力的实施例。然而，在图8的所述实施例中，数字转换速率控制器801仅存在于低侧驱动器中。如同图6的实施例，电流负载809上的电压的反馈用于控制供电给电流负载809的mosfet805的转换速率。如前所述，反馈电容器802及电阻器803用于设置转换速率。将此反馈信号与由控制器提供的输入电压vin作为输入一起提供到逻辑门对，所述逻辑门对互操作以对用于驱动mosfet805的栅极端子的转换速率控制输出信号提供数字调整。图8中仅描绘所述逻辑门对中的一者(或非门804)，所述逻辑门的输出控制场效晶体管807。

反馈信息的使用提供相较于常规开环转换速率控制电路的其它优点，例如上文所描述的串联电阻器解决方案。常规串联电阻器转换速率控制取决于电阻器rgate缓和栅极电压的变化率的能力。所导致的一个问题为：电阻器的操作性能随温度变动。因此，随着系统中的温度改变，由串联电阻器做出的转换速率调整的量值也将改变。利用反馈的本发明的实施例能够解释系统的温度变化的效应且补偿所述效应。此外，如上文所描述，常规系统无法解释个别mosfet及负载电流的容限的变动。反馈的使用还给实施例提供在无需识别任何特定变动源的情况下补偿这些变动的能力。因此，利用反馈的实施例显著减少这些变量对精准地调整转换速率的能力的影响。图7的时段2中说明由实施例提供的相较于常规系统的改善，图7的时段2展示可由实施例在操作条件范围内提供的转换速率控制的均匀性。

由本发明的实施例提供的另一优点为使用可适应低电流及高电流两者的切换的闭环解决方案来实施转换速率控制的能力。由于mosfet可用于切换大范围的电流(从数安培到数百安培)，所以用于控制高电流的功率mosfet在用于供电给电感性电流负载(例如电机)的负载开关应用中尤其流行。在模拟闭环解决方案中，当切换到高功率时，反馈的使用需要转换速率控制机构能够维持快速切换操作以避免来自高电流反馈的损坏。图7的时序图中还说明实施例在各种操作条件下提供快速切换的能力。

可由允许由本发明提供的转换速率控制编程的实施例提供进一步优点。在一些实施例中，可通过使用(例如)图6的实施例中的可编程电容器或电阻器而编程转换速率。例如，二进制加权电容器可用于电容器603、604、624及/或622以允许用户连接或断接电容器的部分以变动其电容。类似地，二进制加权电阻器可用于电阻器603、607、624及或623以允许配置这些元件的电阻。可通过使用可配置组件而改变转换速率。