参考电压控制电路和模数转换器的制作方法

本发明涉及半导体集成电路技术领域，特别涉及一种参考电压控制电路和模数转换器。

背景技术：

对于基于电容阵列的充放电进行量化的非低速超高精度模数转换器(adc)，参考电压部分将占据大部分的版图面积，甚至远大于模数转换器的核心电路部分。

在adc的采样以及转换过程中，cdac的上极板或者下极板需要重新建立到某个电压值，而vrefp/vrefn都需要对cdac电容阵列进行充电和放电以实现这个过程(adc转换的4个步骤：采样，保持，量化，编码)。在充电和放电的过程中，cdac电容阵列不断从vrefp/vrefn抽取电荷，这会导致在原本只有直流分量的参考电压出现输入信号的二次谐波，而退耦电容(de-couplingcap，简称decap)相当于一个电荷储蓄池来保持vrefp/vrefn的稳定，参考电压驱动电流idriver的作用就是不断的对退耦电容的vrefp端进行充电来补偿被抽取的电荷以此将vrefp/vrefn的电压钳制在一个稳定的范围值内，极大的退耦电容以及参考电压驱动电流是工程师们在设计高性能saradc的参考电压所常用的方案，通常将decap加倍的效果与将idriver加倍以及将cdac容值减半的效果类似，工程师们通常会权衡decap容值大小，idriver电流大小以及cdac容值大小。传统的参考电压方案，500pf的退耦电容以及500ua的驱动电流对应的参考电压仅够提供66dbsfdr(spuriousfreedynamicrange.无杂散动态范围)的adc性能，当66dbsfdr不够满足设计者的要求时，需要进一步增加decap以及idriver，由于系统要求16bits有效分辨率，对sfdr的要求超过98db。对于一般的参考电压方案，驱动此saradc需要2nfdecap以及5maidriver。对于低功耗系统，参考电压部分版图面积将会很大。

技术实现要素：

本发明的主要目的是提供一种参考电压控制电路，旨在以较小的版图面积实现sfdr高性能要求。

为实现上述目的，本发明提出的一种参考电压控制电路，用于为dac电容阵列提供参考电压，参考电压控制电路包括参考电压生成电路、多组采样开关单元和逻辑控制电路；所述参考电压生成电路的输出端经多组所述采样开关单元与所述dac电容阵列的参考电压输入端对应连接，所述逻辑控制电路的控制端与所述多组采样开关单元的受控端连接；

所述参考电压生成电路，包括用于输出第一正参考电压的第一电压输出端、用于输出第一负参考电压的第二电压输出端、用于输出第二正参考电压的第三电压输出端以及用于输出第二负参考电压的第四电压输出端，所述参考电压生成电路的四个电压输出端经各组所述采样开关单元与所述dac电容阵列的每一采样电容的一端对应连接，每一所述采样电容的另一端与模拟输入信号的输出端连接；

所述逻辑控制电路，用于控制多组所述采样开关单元切换至与所述参考电压生成电路的第三电压输出端和第四电压输出端连接，以通过所述第二正参考电压和所述第二负参考电压对所述dac电容阵列进行充电和放电，在所述dac电容阵列的电压上升至预设电压时，控制多组所述采样开关单元切换至与所述参考电压生成电路的第一电压输出端和第二电压输出端连接，以通过所述第一正参考电压和所述第一负参考电压对所述dac电容阵列继续充电和放电，直至所述dac电容阵列的电压上升至目标电压。

优选地，所述目标电压与所述预设电压比值为100：95。

优选地，所述dac电容阵列的电压上升至预设电压的时间为大于或者等于500ps且小于或者等于2ns。

优选地，所述参考电压生成电路包括电平输出电路、第一驱动电流源、第二驱动电流源、第一开关电路、第二开关电路、第一退耦电容、第二退耦电容、第一电阻和第二电阻；

所述第一开关电路的受控端和第二开关电路的受控端均与所述电平输出电路的信号输出端连接，所述第一驱动电流源的电流输出端与所述第一开关电路的输入端连接，所述第一开关电路的输出端、所述第一电阻的第一端及所述第一退耦电容的第一端互连，其连接节点为所述参考电压生成电路的第一电压输出端，所述第一电阻的第二端与所述第一退耦电容的第二端均接地，其连接节点为所述参考电压生成电路的第二电压输出端，所述第二驱动电流源的电流输出端与所述第二开关电路的输入端连接，所述第二开关电路的输出端、所述第二电阻的第一端及所述第二退耦电容的第一端互连，其连接节点为所述参考电压生成电路的第三电压输出端，所述第二电阻的第二端与所述第二退耦电容的第二端均接地，其连接节点为所述参考电压生成电路的第四电压输出端。

优选地，所述电平输出电路包括第一电压源、第三电流源、比较器、第三开关电路、第三电阻、第四电阻以及第一电容；

所述第一电压源的电源输出端、所述第一电容的第一端、所述第三电阻的第一端及所述第一比较器的正相输入端互连，所述第一电容的第二端与所述第三电阻的第二端均接地，所述第三电流源的电流输出端与所述第三开关电路输入端连接，所述第三开关电路输出端、所述比较器的反相输入端及所述第四电阻的第一端互连，所述第四电阻的第二端接地，所述比较器的输出端与所述第三开关电路的受控端连接，其连接节点为所述电平输出电路的信号输出端。

优选地，所述第一开关电路、所述第二开关电路和所述第三开关电路均为nmos管。

优选地，所述参考电压生成电路还包括第五电阻和第六电阻；

所述第五电阻的第一端及所述第六电阻的第一端均与所述电平输出电路的信号输出端连接，所述第五电阻的第二端与所述第一开关电路的受控端连接，所述第六电阻的第二端与所述第二开关电路的受控端连接。

优选地，每一组所述采样开关单元与所述dac电容阵列中的电容对应连接，每一组所述采样开关单元包括四个采样开关单元，每一组所述采样开关单元分别与所述参考电压生成电路的第一电压输出端、第二电压输出端、第三电压输出端和第四电压输出端对应连接。

优选地，所述第一电阻的接地端与第一地线连接，所述第二电阻的接地端与第二地线连接。

本发明还提出一种模数转换器，该模数转换器包括dac电容阵列及如上所述的参考电压控制电路。

本发明技术方案通过采用参考电压生成电路、多组采样开关单元和逻辑控制电路组成了参考电压控制电路，参考电压控制电路用于为dac电容阵列提供参考电压，参考电压生成电路包括分别输出第一正参考电压、第一负参考电压、第二正参考电压和第二负参考电压的电压输出端，dac电容阵列开始采样或者转换前将采样开关单元切换到第二正参考电压和第二负参考电压，第二正参考电压和第二负参考电压开始为dac电容阵列充电和放电，并将dac电容阵列的电压上升至预设电压，此时将采样开关单元切换到第一正参考电压和第一负参考电压，dac电容阵列由第一正参考电压和第一负参考电压完成充电和放电至目标电压，本发明将电容阵列的上极板或者下极板在采样或者转换需要建立的目标电压分为两段进行充电和放电，在预设电压到目标电压之间由第一正参考电压和第一负参考电压完成，由于更少的的电荷注入和抽取，它将保持稳定和精确，并决定cdac切换时的精度，相当于在原用于输出第一正参考电压和第一负参考电压的参考电压生成电路引出了一条用于输出第二正参考电压和第二负参考电压的支路，无需对原参考电压生成电路的退耦电容和驱动电流源大小进行改变，从而实现了sfdr高性能和解决了版图面积和功耗的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明参考电压控制电路一实施例的结构示意图；

图2为本发明参考电压控制电路一实施例中的参考电压生成电路的电路结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义为：包括三个并列的方案，以“a/b”为例，包括a方案，或b方案，或a和b同时满足的方案，另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种参考电压控制电路100，用于为dac电容阵列提供参考电压。

如图1所示，图1为本发明参考电压控制电路一实施例的结构示意图，本实施例中，参考电压控制电路100包括参考电压生成电路110、多组采样开关单元和逻辑控制电路(图未示出)；所述参考电压生成电路110的输出端经多组所述采样开关单元与所述dac电容阵列的参考电压输入端对应连接，所述逻辑控制电路的控制端与所述多组采样开关单元的受控端连接；

所述参考电压生成电路110，包括用于输出第一正参考电压vrefp1的第一电压输出端、用于输出第一负参考电压vrefn1的第二电压输出端、用于输出第二正参考电压vrefp2的第三电压输出端以及用于输出第二负参考电压vrefn2的第四电压输出端，所述参考电压生成电路110的四个电压输出端经各组所述采样开关单元与所述dac电容阵列的每一采样电容的一端对应连接，每一所述采样电容的另一端与模拟输入信号的输出端连接；

所述逻辑控制电路，用于控制多组所述采样开关单元切换至与所述参考电压生成电路110的第三电压输出端和第四电压输出端连接，以通过所述第二正参考电压vrefp2和所述第二负参考电压vrefn2对所述dac电容阵列进行充电和放电，在所述dac电容阵列的电压上升至预设电压时，控制多组所述采样开关单元切换至与所述参考电压生成电路110的第一电压输出端和第二电压输出端连接，以通过所述第一正参考电压vrefp1和所述第一负参考电压vrefn1对所述dac电容阵列继续充电和放电，直至所述dac电容阵列的电压上升至目标电压。

本实施例中，dac电容阵列包括差分结构的第一子dac电容阵列和第二子dac电容阵列，dac电容阵列可为上极板采样或者下极板采样，当上极板采样时，dac电容阵列的上极板分别输入模拟差分信号vip和vin，以及输出差分信号vop和von至模数转换器的比较器，dac电容阵列的下极板通过采样开关与参考电压的电压输出端连接，同理，当dac电容阵列为下极板采样时，dac电容阵列上下极板则与上极板连接方式相反，本实施例中，以上极板采样为例具体介绍。

逻辑控制电路包括逻辑控制器和时钟发生器，逻辑控制器根据时钟发生器的时钟信号对应控制dac电容阵列采样和采样开关的切换。

需要说明的是，第一正参考电压vrefp1和第二正参考电压vrefp2的大小可根据实际需求进行设置，在此不做具体限制。

参考电压生成电路110包括两条电压输出支路，每条电压输出支路包括两个电压输出端，分别用于输出vrefp1、vrefn1和vrefp2、vrefn2两组差分参考电压，电压输出支路包括驱动电流源和退耦电容，每条电压输出支路在dac电容阵列的上极板建立至目标电压的过程中分别进行充电和放电，本实施例中，将dac电容阵列的上极板需要建立的目标电压的部分电压设置为预设电压，在dac电容阵列采样或者转换过程中，dac电容阵列的电压建立到预设电压的阶段设定为参考电压的驱动阶段，从预设电压充电到目标电压的阶段设定为参考电压的建立阶段，并且目标电压与预设电压接近，第一正参考电压vrefp1和第一负参考电压vrefn1在参考电压建立阶段为dac电容阵列充电和放电，第二正参考电压vrefp2和第二负参考电压vrefn2在参考电压的建立阶段为dac电容阵列充电和放电，第一正参考电压vrefp1和第一负参考电压vrefn1对dac电容阵列只有很少一部分电荷注入和抽取，第一正参考电压vrefp1和第一负参考电压vrefn1的电压保持稳定和准确，因此，在这个过程中第一正参考电压vrefp1和第一负参考电压vrefn1上的谐波减少，实现了sfdr高性能，同时由于上极板电压比较时的精度决定了dac电容阵列的转换精度，因此，dac电容阵列转换的精度同样保持高精度。

第二正参考电压vrefp2和第二负参考电压vrefn2作为参考电压的驱动阶段，作为dac电容阵列切换时电荷抽取和注入的主要来源，在驱动阶段电荷抽取和注入很大，第一正参考电压vrefp1和第一负参考电压vrefn1同一般的参考电压一样受采样和转换的影响出现信号的二次谐波以及抖动。

参考电压控制电路100工作过程为：

当dac电容阵列在采样或者转换前(提前约100ps)，逻辑控制电路将原本接在vrefp1的开关单元全部切换到vrefp2，将接在vrefn1的开关单元全部切换到vrefn2，准备缓冲即将到来的由采样或者转换需要的电荷抽取或者注入，逻辑控制电路接着控制dac电容阵列开始采样或者转换(dac电容阵列的开关切换模式：从vrefp1切换到vrefn1，或者从vrefn1切换到vrefp1，或者从vin切换到vrefp1/vrefn1)，并持续预设时长，使得dac电容阵列的上极板的电压重新建立预设电压，此时由vrefp2/vrefn2驱动dac电容阵列，由于电容上电压和建立时间呈指数关系，因此参考电压的驱动阶段在预设时长可建立预设电压，预设时长可测试计算得到，然后逻辑控制电路将已经连接在vrefp2的开关单元切回到vrefp1，已经连接在vrefn2的开关切换回vrefn1，由建立级vrefp、vrefn1完成参考电压的建立阶段，从而将dac电容阵列的上极板电压上升至目标电压，并且在剩余的时间里，dac电容阵列上的开关单元都连接vrefp1/vrefn1以保持超高精度上极板的目标电压，直到下一次采样或者转换的到来。

本发明技术方案通过采用参考电压生成电路110、多组采样开关单元和逻辑控制电路组成了参考电压控制电路100，参考电压控制电路100用于为dac电容阵列提供参考电压，参考电压生成电路110包括分别输出第一正参考电压vrefp1、第一负参考电压vrefn1、第二正参考电压vrefp2和第二负参考电压vrefn2的电压输出端，dac电容阵列开始采样或者转换前将采样开关单元切换到第二正参考电压vrefp2和第二负参考电压vrefn2，第二正参考电压vrefp2和第二负参考电压vrefn2开始为dac电容阵列充电和放电，并将dac电容阵列的电压上升至预设电压，此时将采样开关单元切换到第一正参考电压vrefp1和第一负参考电压vrefn1，dac电容阵列由第一正参考电压vrefp1和第一负参考电压vrefn1完成充电和放电至目标电压，本发明将电容阵列的上极板或者下极板在采样或者转换需要建立的目标电压分为两段进行充电和放电，在预设电压到目标电压之间由第一正参考电压vrefp1和第一负参考电压vrefn1完成，由于更少的的电荷注入和抽取，它将保持稳定和精确，并决定cdac切换时的精度，相当于在原用于输出第一正参考电压vrefp1和第一负参考电压vrefn1的参考电压生成电路110引出了一条用于输出第二正参考电压vrefp2和第二负参考电压vrefn2的支路，无需对原参考电压生成电路110的退耦电容和驱动电流源大小进行改变，从而实现了sfdr高性能和解决了版图面积和功耗的问题。

在一可选实施例中，所述目标电压与所述预设电压比值为100：95。

本实施例中，将上极板的目标电压从0到95％上升阶段设定为参考电压的驱动阶段，上极板的目标电压从95到99.99％上升阶段设定为参考电压的建立阶段，参考电压与目标电压越接近，第一正参考电压vrefp1和第一负参考电压vrefn1的谐波越小，根据目标电压上升速度、转换时间和谐波大小综合考虑，本实施例中，将参考电压设定为与目标电压的比值为95％，预设电压设置过大，第一正参考电压vrefp1和第一负参考电压vrefn1的谐波越小，开关转换时间不足，容易切换不到位，预设电压设置过小，第一正参考电压vrefp1和第一负参考电压vrefn1的谐波越大。

进一步地，所述dac电容阵列的电压上升至预设电压的时间为大于或者等于500ps且小于或者等于2ns。

需要说明的是，由于dac电容阵列上的电压与充电和放电时间呈指数关系，因此，逻辑控制电路可根据不同容值的dac电容阵列对应设置开关切换间隔时间，对于高精度dac电容阵列，驱动阶段持续的时间受工艺和具体设计影响，本实施例中根据不同dac电容阵列将参考电压的驱动阶段时间设置为500ps到2ns，0～>95％的驱动阶段在500ps～2ns内足够完成。

如图2所示，图2为本发明参考电压控制电路一实施例中的参考电压生成电路的电路结构示意图，本实施例中，所述参考电压生成电路110包括电平输出电路110、第一驱动电流源id1、第二驱动电流源id2、第一开关电路120、第二开关电路130、第一退耦电容dec1、第二退耦电容dec2、第一电阻r1和第二电阻r2；

所述第一开关电路120的受控端和第二开关电路130的受控端均与所述电平输出电路110的信号输出端连接，所述第一驱动电流源id1的电流输出端与所述第一开关电路120的输入端连接，所述第一开关电路120的输出端、所述第一电阻r1的第一端及所述第一退耦电容dec1的第一端互连，其连接节点为所述参考电压生成电路110的第一电压输出端，所述第一电阻r1的第二端与所述第一退耦电容dec1的第二端均接地，其连接节点为所述参考电压生成电路110的第二电压输出端，所述第二驱动电流源id2的电流输出端与所述第二开关电路130的输入端连接，所述第二开关电路130的输出端、所述第二电阻r2的第一端及所述第二退耦电容dec2的第一端互连，其连接节点为所述参考电压生成电路110的第三电压输出端，所述第二电阻r2的第二端与所述第二退耦电容dec2的第二端均接地，其连接节点为所述参考电压生成电路110的第四电压输出端。

本实施例中，电平输出电路110用于持续输出控制信号至第一开关电路120和第二开关电路130导通，第一驱动电流源id1经第一开关电路120为第一退耦电容dec1充电，第二驱动电流源id2经第二开关电路130为第二退耦电容dec2充电，本市例中，第一负参考电压vrefn1和第二负参考电压vrefn2由地线提供。

第一开关电路120和第二开关电路130可采用具有通断能力的开关器件，例如mos管、三极管等，具体可根据实际需求进行设计。

第一退耦电容dec1和第二退耦电容dec2的容置大小可根据实际需求进行选择，第一退耦电容dec1和第二退耦电容dec2的容值可相等或不等，具体根据dac电容阵列的容值和驱动电流源进行对应选择。

同理，第一驱动电流源id1和第二驱动电流源id2同样可根据实际需求进行选择，第一驱动电流源id1和第二驱动电流源id2的电流大小可相等或不等，具体根据dac电容阵列的容值和退耦电容进行对应选择。

在一可选实施例中，所述电平输出电路110包括第一电压源vbg、第三电流源ib、比较器op1、第三开关电路111、第三电阻r3、第四电阻r4以及第一电容c1；

所述第一电压源vbg的电源输出端、所述第一电容c1的第一端、所述第三电阻r3的第一端及所述第一比较器op1的正相输入端互连，所述第一电容c1的第二端与所述第三电阻r3的第二端均接地，所述第三电流源ib的电流输出端与所述第三开关电路111输入端连接，所述第三开关电路111输出端、所述比较器op1的反相输入端及所述第四电阻r4的第一端互连，所述第四电阻r4的第二端接地，所述比较器op1的输出端与所述第三开关电路111的受控端连接，其连接节点为所述电平输出电路110的信号输出端。

本实施例中，第一电压源vbg用于提供带隙基准电压，第一电容c1用于滤波，第一电压源vbg经过比较器op1的正相输入端，并与比较器op1的反相输入端进行比较，进而持续输出电平信号至第一开关电路120和第二开关电路130，从而保证驱动电流源持续为退耦电容充电以补偿被抽取的电荷。

在一可选实施例中，所述第一开关电路120、所述第二开关电路130和所述第三开关电路111均为nmos管。

本实施例中，nmos管接收到比较器op1输出高电平导通，第一电流源、第二电流源和第三电流源ib均通过对应的开关电路输出电流至退耦电容或者地。

在一可选实施例中，所述参考电压生成电路110还包括第五电阻r5和第六电阻r6；

所述第五电阻r5的第一端及所述第六电阻r6的第一端均与所述电平输出电路110的信号输出端连接，所述第五电阻r5的第二端与所述第一开关电路120的受控端连接，所述第六电阻r6的第二端与所述第二开关电路130的受控端连接。

本实施例中，第五电阻r5和第六电阻r6起到降压作用，防止电平输出电路110输出的控制信号电压过大对开关电路造成损坏。

在一可选实施例中，每一组所述采样开关单元与所述dac电容阵列中的电容对应连接，每一组所述采样开关单元包括四个采样开关单元，每一组所述采样开关单元分别与所述参考电压生成电路110的第一电压输出端、第二电压输出端、第三电压输出端和第四电压输出端对应连接。

需要说明的是，采样开关单元包含有多个，并且分为与dac电容阵列一一对应的组数，当dac电容阵列总共设有2n个电容，则采样开关单元具有2n组，并且每一组包含有4个采样开关单元，并分别与参考电压生成电路110的四个电压输出端对应连接，并且在dac电容阵列采样或者转换前后在逻辑控制电路的控制下对应导通或者关断，从而完成dac电容阵列的采样或者转换以及四个参考电压的切换。

需要说明的是，所有与参考电压连接的采样开关单元有且至多仅有1个开关会导通(在短暂的时刻允许出现悬空态)，而采样开关单元的另一端仅在采样时接到vin，采样结束后保持高阻态。

在一可选实施例中，所述第一电阻r1的接地端与第一地线连接，所述第二电阻r2的接地端与第二地线连接。

需要说明的是，为了避免第一负参考电压vrefn1和第二负参考电压vrefn2之间发生信号干扰，造成第一正参考电压vrefp1和第一负参考电压vrefn1发生谐波，第一电阻r1和第二电阻r2分别与不同的地线连接。

本发明还提出一种模数转换器，该模数转换器包括dac电容阵列和如上所述的参考电压控制电路100，该参考电压控制电路100的具体结构参照上述实施例，由于本模数转换器采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。