锁定检测电路及其构成的锁相环的制作方法

本发明涉及集成电路领域，特别是涉及一种用于锁相环(pll)的锁定指示电路。本发明还涉及一种具有所述锁定指示电路的锁相环(pll)。

背景技术：

锁相环路是一种反馈控制电路，简称锁相环(pll,phase-lockedloop)。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住。

锁相环(pll)中传统的锁定指示电路有两种方式，一是相位比较方式，二是频率比较方式。

相位比较的方式是将两个时钟clk1和clk2经过鉴频鉴相器(pfd)，输出u和d信号，再经过一个或门，此时或门的输出(y)占空比表示clk1和clk2的相位差。然后将此相位差与一个固定的相位延迟作比较。但是在一些特殊条件下(例如电容漏电、电荷泵失配等等)即使pll输出频率稳定，但clk1和clk2相位差仍然维持在一个比较高的水平，这时，相位比较式锁定指示器中的固定参考相移就难以满足需要，导致锁定指示电路就会认为pll没有锁定而失效。

早期提出的频率比较式锁定指示电路，是对clk1和clk2两个频率进行比较，只要pll处于稳定状态，就不会造成误判的情况。但由于结构和工艺等因素，在目前的设计中，两个信号clk1和clk2完全同频同相的情况下，clk1对clk2采样时，时钟沿可能会采到高电平，也可能采到低电平，因此会出现误判的情况。

如图1所示,一种现有的锁定指示电路。其原理是，通过鉴频鉴相器的输出信号qu与qd，比较两者的相位差，再经过计数器计数，判定相位差是否稳定(小于延迟窗口且相位差稳定)，若相位差小于延迟窗口且稳定，那么就表明系统已经锁定。

该锁定指示窗口具有以下局限性：

1)锁定指示的计数器位数较小，所以计数较少，在系统不稳定的情况下，容易出现锁定-失锁-锁定的循环状态；

2)类锁定指示的延迟窗口是固定的，在判断锁定时较严格，由于工艺、失配误差等影响，容易引起窗口的变化(或者相位差的变化范围较大)导致锁定后容易引起误失锁。

技术实现要素：

本发明要解决的技术问题是提供一种能避免由于延迟和或相位差引起误失锁的锁定检测电路，包括：或门or、与门and、延迟单元delay、选择器mux、第一触发器和计数器；

第一输入信号up和第二输入信号dn均输入所述或门or和与门and，所述或门or输出信号输入延迟单元delay，所述延迟单元delay输出信号至选择器mux，所述与门and输出信号uad至第一d触发器dff1触发输入端cp和计数器count计数触发输入端，所述选择器mux输出信号uod至第一d触发器dff1d端d并由锁定检测电路输出信号lockout控制，所述第一d触发器dff1q端q输出信号uds至计数器count复位端，所述计数器count输出端作为该锁定检测电路输出端输出信号lockout。

进一步改进所述的锁定检测电路，所述与门and输出信号uad作为时钟信号对所述选择器mux输出信号uod进行采样，未锁时，采样输出“1”；锁定状态，采样输出“0”。

进一步改进所述的锁定检测电路，当处于未锁定状态，所述第一d触发器dff1q端q输出信号uds为“1”，计数器不工作；所述第一d触发器dff1q端q输出信号uds为“0”时，计数器开始工作。

进一步改进所述的锁定检测电路，所述延迟单元delay具有第一延迟窗口delay1和第二延迟窗口delay2，第二延迟窗口delay1大于第一延迟窗口delay1。

进一步改进所述的锁定检测电路，所述延迟单元delay默认执行第一延迟窗口delay1，所述延迟单元delay控制信号lockout跳变为高电平时，所述延迟单元delay切换至第二延迟窗口delay2，当相位差超过第二延迟窗口delay2的延迟时间，判定为失锁，所述延迟单元delay控制信号lockout重新跳变为低电平。

进一步改进所述的锁定检测电路，在未锁定状态，所述延迟单元delay控制信号lockout处于低电平，执行第一延迟窗口delay1，通过第一输入信号up和第二输入信号dn上升沿的相位差与第一延迟窗口delay1延时时间进行比较，相位差小于第一延迟窗口delay1延时时间则表示锁定，大于第一延迟窗口delay1延时时间则表示未锁定。

进一步改进所述的锁定检测电路，所述计数器count包括第二～第七第一d触发器dff2～dff7；

所述第二～第七d触发器dff2～dff7其各自d端d连接qb端qb,所述第二～第七d触发器dff2～dff7复位端相连作为该计数器count复位端,所述第二d触发器dff2cp端cp作为该计数器count计数触发输入端，所述第二～第七d触发器dff2～dff7按顺序串接，前一d触发器的q端连接其后一d触发器的cp端，第七d触发器dff7q端作为该计数器count输出端。

本发明提供一种具有上述任意一项所述锁定检测电路的锁相环,包括：第一～第三分频器ndivider、mdivider、odivider、鉴频检相器pfd、电荷泵cp、滤波器lpf、锁定检测电路和压控振荡器vco；

参考频率clk_ref经过第一分频器ndivider作为鉴频检相器pfd第一输入信号，反馈频率fback作为鉴频检相器pfd第二输入信号，所述鉴频检相器pfd第一输出信号up连接电荷泵cp并作为所述锁定检测电路第一输入信号，所述鉴频检相器pfd第二输出信号dn连接电荷泵cp并作为所述锁定检测电路第二输入信号，所述电荷泵cp输出信号经过滤波器lpf和压控连接振荡器vco后输入第三分频器odivider作为该锁相环输出pll_out，所述压控振荡器vco的输出信号经第二分频器mdivider作为反馈频率fback。

本发明的锁定检测电路是利用鉴频检相器输出的up和dn信号在锁相环锁定时的宽度相同的重叠窄脉冲来产生一个锁定信号，通知系统锁相环的频率输出已经进入锁定状态，能够输出稳定的时钟信号。当锁相环未锁时，up和dn信号的高电平宽度相差较大，锁定检测电路的输出的lockout为低电平。一旦电路进入锁定状态，up和dn相互重叠(由于器件、工艺等方面的原因，实际上up与dn之间存在一个很小的相位差)，锁定检测电路的输出lockout为高电平，表明电路以及锁定，pll输出频率满足设定要求。

本发明的锁相环主要是利用鉴频鉴相器的up与dn信号做相应的运算，up与dn信号分别通过“或运算”与“与运算”，其中“或运算”的输出经过一个delay窗口输出uod信号，“与运算”的输出信号是uad；其次uad作为时钟信号对uod进行采样，输出uds信号(未锁定时，采样输出“1”；锁定状态，采样输出“0”)。计数器结构如图2(此处由6位触发器以及锁定判断逻辑电路组成)，uds作为计数器的复位信号，uad作为时钟采样信号。计数器的工作原理是，当处于未锁定状态，由于uds＝“1”，计数器不工作；而当uds＝“0”时，计数器开始正常工作(即对“0”进行计数，当计满64个“0”时，表明已经锁定，输出lockout高电平；而只要有一次uds＝“1”，则表示未锁定，计数器重新复位，重新计数，直到锁定为止)。系统开始工作时，lockout处于低电平，delay窗口默认为delay1，当lockout跳变为高电平时，延迟窗口切换到delay2(delay2窗口大于delay1)。

图5所示，为本发明锁相环锁定过程中的信号逻辑运算示意图。在未锁定时，相位差大于delay窗口；初次判定为锁定状态时，lockout由低电平跳变为高电平，同时delay窗口由delay1切换到delay2；当相位差超过delay2的延迟时间，那么判定为失锁，

lockout重新跳变为低电平。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是一种现有的锁定指示电路结构示意图。

图2是本发明的锁定指示电路一实施例结构示意图。

图3是本发明计数器一实施例结构示意图。

图4是本发明锁相环一实施例结构示意图。

图5是本发明锁相环锁定过程中信号逻辑运算示意图。

具体实施方式

如2所示，本发明提供锁定检测电路一实施例，包括：或门or、与门and、延迟单元delay、选择器mux、第一触发器和计数器；

第一输入信号up和第二输入信号dn均输入所述或门or和与门and，所述或门or输出信号输入延迟单元delay，所述延迟单元delay输出信号至选择器mux，所述与门and输出信号uad至第一d触发器dff1触发输入端cp和计数器count计数触发输入端，所述选择器mux输出信号uod至第一d触发器dff1d端d并由锁定检测电路输出信号lockout控制，所述第一d触发器dff1q端q输出信号uds至计数器count复位端，所述计数器count输出端作为该锁定检测电路输出端输出信号lockout。

所述与门and输出信号uad作为时钟信号对所述选择器mux输出信号uod进行采样，未锁时，采样输出“1”；锁定状态，采样输出“0”。

所述延迟单元delay具有第一延迟窗口delay1和第二延迟窗口delay2，第二延迟窗口delay21大于第一延迟窗口delay1。

所述延迟单元delay默认执行第一延迟窗口delay1，所述延迟单元delay控制信号lockout跳变为高电平时，所述延迟单元delay切换至第二延迟窗口delay2，当相位差超过第二延迟窗口delay2的延迟时间，判定为失锁，所述延迟单元delay控制信号lockout重新跳变为低电平。

当处于未锁定状态，所述第一d触发器dff1q端q输出信号uds为“1”，计数器不工作；所述第一d触发器dff1q端q输出信号uds为“0”时，计数器开始工作。即对“0”进行计数，当计满64个“0”时，表明已经锁定，输出lockout高电平；而只要有一次uds＝“1”，则表示未锁定，计数器重新复位，重新计数，直到锁定为止。

在未锁定状态，所述延迟单元delay控制信号lockout处于低电平，执行第一延迟窗口delay1，通过第一输入信号up和第二输入信号dn上升沿的相位差与第一延迟窗口delay1延时时间进行比较，相位差小于第一延迟窗口delay1延时时间则表示锁定，大于第一延迟窗口delay1延时时间则表示未锁定。

本发明的计数器结构不限，其作用是记录特定数量的上升沿之后输出为高。

如图3所示，本发明提供一种记录64个上升沿的计数器count一实施例，包括第二～第七第一d触发器dff2～dff7；

所述第二～第七d触发器dff2～dff7其各自d端d连接qb端qb,所述第二～第七d触发器dff2～dff7复位端相连作为该计数器count复位端,所述第二d触发器dff2cp端cp作为该计数器count计数触发输入端，所述第二～第七d触发器dff2～dff7按顺序串接，前一d触发器的q端连接其后一d触发器的cp端，第七d触发器dff7q端作为该计数器count输出端。

如图4所示，本发明提供一种具有上述任意一项所述锁定检测电路的锁相环一实施,包括：第一～第三分频器ndivider、mdivider、odivider、鉴频检相器pfd、电荷泵cp、滤波器lpf、锁定检测电路和压控振荡器vco；

参考频率clk_ref经过第一分频器ndivider作为鉴频检相器pfd第一输入信号，反馈频率fback作为鉴频检相器pfd第二输入信号，所述鉴频检相器pfd第一输出信号up连接电荷泵cp并作为所述锁定检测电路第一输入信号，所述鉴频检相器pfd第二输出信号dn连接电荷泵cp并作为所述锁定检测电路第二输入信号，所述电荷泵cp输出信号经过滤波器lpf和压控连接振荡器vco后输入第三分频器odivider作为该锁相环输出pll_out，所述压控振荡器vco的输出信号经第二分频器mdivider作为反馈频率fback。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。