多路相位发生器的制作方法

本发明涉及相位发生器领域，具体地，涉及多路相位发生器，尤其是多路相位发生器的硬件结构。

背景技术：

相位发生器通用做法是采用d/a生成模拟正弦波，再使用数学模型合成相位信号。本发明使用等效数字方波模型作为相控信号，再借由与之配套的串联谐振功率放大电路将方波等效转换成正弦波，达到相同的效果。本发明设计思路简单、易于实现、成本低廉，具有多方面优势。

申请号为201010165944.6、公开号为cn101862511a的中国发明专利文献公开了一种高精度有源晶振作为电路的系统时钟，其晶振频率根据超声换能器的谐振频率及相控精度要求确定。本发明采用通用晶振，采用pll电路调节倍频，成本较订制产品大幅降低。

技术实现要素：

针对现有技术中的缺陷，本发明的目的是提供一种多路相位发生器。

根据本发明提供的一种多路相位发生器，包括：通信接口、pll电路、译码器、计数器、波形发生器、输出驱动电路；

通信接口的输出端连接译码器的输入端；

译码器的输出端分别连接计数器的使能端、多个波形发生器的第一输入端；

所述多个波形发生器的输出端各自连接对应的输出驱动电路；

pll电路的输出端连接计数器的时钟信号端；

计数器的输出端分别连接多个波形发生器的第二输入端。

优选地，pll电路、译码器、计数器、波形发生器采用fpga电路实现。

优选地，通信接口通过并口和串口方式与主机通讯并与译码器的输入端相连；pll电路产生m倍于输出驱动电路的输出信号频率的高频时钟信息并发送给计数器；计数器向波形发生器发送基准信号，使用高频时钟循环计数，计数周期为m个高频时钟，对应于输出信号的一个波周期；译码器将来自通信接口的输入信号解码，产生n个通道的相移量和开关信号；n个独立的波形发生器将基准信号对应的基准波形计数和本通道相移量相加，并在此基础上用组合逻辑产生方波信号，开关信号独立控制本通道方波信号输出；输出驱动电路，根据n个波形发生器对应的n个通道的方波信号生成驱动信息后输出。

优选地，所述fpga电路使用verilog语言编程，编程包含了译码器、pll电路、计数器、波形发生器；prom将verilog语言包含的电路配置到fpga芯片中。

优选地，输出驱动电路采用串联谐振功率驱动电路将方波信号转换成正弦波，从而进一步驱动换能片工作。

与现有技术相比，本发明具有如下的有益效果：

1、本发明通过采用pll电路的方式，解决了高倍频率生成的问题，降低了成本；

2、本发明通过采用拨码开关，解决了需要软件调试的问题，使用手动拨码降低了安装维护人员的学习成本。具体是采用了一位拨码开关，其主要作用是测试。当开关置1“开”时，即测试状态，不受图1中的模块信号的影响而输出n路相位为0的信号；当开关置0“关”时，测试功能关闭，信号由图1中的模块提供，即正常工作状态。

3、本发明通过采用改变计数的方法，实现了频率自由调节的功能，使频率适配性大大提高。

4、本发明通过采用串联谐振驱动电路改变方波的方法，解决了方波相位信号转化为正弦相位信号的问题，易于实现与计算。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明的结构原理示意图。

图中示出：

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

本发明提供的多路相位发生，包括：通信接口、pll电路、译码器、计数器、波形发生器、输出驱动电路；

通信接口：通过并口和串口方式与主机通讯并与译码器的输入端相连；

pll电路：产生m倍于输出信号频率的高频时钟信息并发送给计数器，相移精度为360°/m；

计数器：向波形发生器发送基准信号，使用高频时钟循环计数，其计数周期通常为m个高频时钟，对应于输出信号的一个波周期，调整m值，则可以调整输出信号的频率，例如对m值的微调能够微调输出信号的频率；

译码器：将来自通信接口的输入信号解码，产生n个通道的相移量和开关信号，译码器也负责产生其他控制信号，包括总输出使能控制、输出pwm控制；

n个独立的波形发生器：将基准信号对应的基准波形计数和本通道相移量相加，并在此基础上用组合逻辑产生方波信号，开关信号独立控制本通道方波信号输出。

输出驱动电路，根据n个波形发生器对应的n个通道的方波信号生成驱动信息后输出。

在优选例中本发明尤其是一种基于fpga的相位信号发生器，pll电路、译码器、计数器、波形发生器采用fpga电路实现。

1.打开电源，可编程只读存储器prom开始工作，将fpga的引脚配置，形成内部各级电路。

2.pll电路将24mhz晶振提升倍频为340mhz的高频时钟信号传给计数器。

3.通信接口将相移量、开关信号传送给译码器，译码器解码后将相移量与开关信号传输给波形发生器，再将总开关信号传输给计数器使其打开，传送基准信号至波形发生器。

4.波形发生器将得到的相移量、高频时钟信号相加运算，配合译码器给予的开关信号产生pwm调制，传送至输出驱动电路。

进一步优选地，所述fpga电路采用altera公司的fpga芯片，使用verilog语言编程。编程包含了译码器、pll电路、计数器、波形发生器模块。首先给设备上电，prom将verilog语言包含的电路配置到fpga芯片中，等待上电稳定后，电路就可以工作。pll电路将24mhz的信号变为340mhz的高频时钟信号给计数器。每个计数周期为m个计数，因此每个波形为340mhz/m的频率，本发明采用三位开关实现242～256的m值变化，可以实现1.32～1.40mhz的频率变化，以适应不同共振频率的陶瓷换能片的要求。上位机将每个单元需要的相移量与开关控制信号通过通信接口传输给译码器，译码器解码后将每个信号单独传输给波形发生器模块，波形发生器对信号进行求和运算，结合开关信号，将pwm方波信号传输给外部输出驱动电路。外部输出驱动电路采用串联谐振功率驱动电路将方波信号转换成正弦波，从而进一步驱动换能片工作。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。