IO输入过压处理电路、IO电路以及芯片的制作方法

本实用新型涉及输入输出电路领域，具体而言，涉及一种IO输入过压处理电路、IO电路以及芯片。

背景技术：

在标准的CMOS工艺中，通用输入输出(General Purpose Input Output，GPIO)电路主要是由若干被称为场效应晶体管MOSFET的基本元器件搭建起来的，MOS管有4个接线端子，在这4个端子分别加合适的电压，就可以令MOS管按既定的方式工作。基于既定的生产工艺，要求MOS的4个端子两两之间的电压差不超过某个范围，这个电压范围也就是MOS管的工作电压。基于一种标准的CMOS工艺，该CMOS工艺提供的MOS管的典型工作电压为3.3V，最高可忍受的工作电压不超过3.3V的10％，即不超过3.6V，而在MOS管的工作电压不超过工艺要求的前提下，GPIO电路可以忍受的外部输入电平远超于MOS管可忍受的最高工作电压，则GPIO具有耐高压特性。

目前的输入输出(Input/Output，IO)设计技术，对于GPIO中的输入电路，在不影响GPIO的正常功能的前提下，如何使得输入电路具有耐高压特性的技术方案则比较缺乏。

技术实现要素：

本实用新型的目的在于提供一种IO输入过压处理电路、IO电路以及芯片，在输入引脚输入高压信号时，对输入电路进行过压保护，使得所述输入电路具有耐高压特性。

本实用新型第一方面提供一种IO输入过压处理电路，位于IO电路的输入引脚以及IO电路的输入电路之间，所述IO电路用于为芯片提供输入输出，所述芯片包括第一供电电源以及第二供电电源，所述第一供电电源为芯片的主电源，所述第二供电电源为芯片的副电源，所述第二供电电源电平低于所述第一供电电源电平；

所述IO输入过压处理电路包括第一场效应管、第二场效应管、第三场效应管以及电压选择电路，所述第一场效应管的漏极分别连接IO电路的输入电路以及所述第二场效应管的源极，所述第一场效应管的栅极以及所述第二场效应管的栅极连接所述芯片的内部逻辑电路，所述第一场效应管的源极分别连接所述第二场效应管的漏极以及所述第三场效应管的源极，所述第三场效应管的栅极连接所述电压选择电路的输出端，所述第三场效应管的漏极连接芯片的输入引脚；

在所述输入引脚的电平高于正常工作电平值，芯片的内部逻辑电路不输出使能信号，所述电压选择电路的输出端输出第二供电电源电平；在所述IO电路正常工作时，所述内部逻辑电路输出使能信号，所述电压选择电路输出第一供电电源电平。

可选地，所述电压选择电路包括第四场效应管以及第五场效应管，所述第四场效应管的栅极与第二供电电源连接，所述第四场效应管的源极分别与所述第五场效应管的源极以及所述第三场效应管的栅极连接，所述第四场效应管的漏极以及所述第五场效应管的栅极连接芯片的内部逻辑电路，所述第五场效应管的漏极连接所述第二供电电源。

可选地，所述第一场效应管、第四场效应管以及第五场效应管为P沟道场效应管，所述第二场效应管以及所述第三场效应管为N沟道场效应管。

可选地，所述第一场效应管的衬底连接第一电平接点，所述第一电平接点的电平为输入引脚电平、第一供电电源电平以及第二供电电源电平中的最大值，所述第二场效应管以及所述第三场效应管的衬底均接地。

可选地，所述第三场效应管为本征N沟道场效应管。

可选地，还包括电阻，所述电阻的一端与所述第三场效应管的漏极连接，所述电阻的另一端与输入引脚连接。

可选地，所述第一供电电源的工作电平为3.3V。

可选地，所述第二供电电源的工作电平为1.8V。

本实用新型第二方面提供一种IO电路，用于为芯片与外部设备提供数据交互接口，所述IO电路包括输出驱动电路、输入电路以及第一方面所述的IO输入过压处理电路，所述输出驱动电路、所述输入电路以及所述IO输入过压处理电路均与芯片的第一供电电源以及芯片的第二供电电源连接，所述IO输入过压处理电路位于IO电路的输入引脚以及所述输入电路之间。

本实用新型第三方面提供一种芯片，包括第二方面所述的IO电路，所述芯片的内部电路通过所述IO电路与外部设备进行数据交互。

为使本实用新型的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本实用新型实施方式的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了芯片的结构模块示意图；

图2示出了本实用新型提供的IO输入过压处理电路的示意图；

图3示出了本实用新型提供的IO输入过压处理电路的另一示意图。

图标：

第一场效应管-M1；第二场效应管-M2；第三场效应管-M3；第四场效应管-M4；第五场效应管-M5；电阻-R1。

具体实施方式

下面将结合本实用新型实施例中附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

下面结合附图，对本实用新型的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

第一实施例

GPIO电路即通用输入输出电路，是芯片与外设交互数据的接口电路，在芯片内的结构可以参阅图1，在GPIO中除了信号处理电路还具有IO电路，主要指完成GPIO正常工作所需功能的一组电路。芯片具有第一供电电源以及第二供电电源，第一供电电源是GPIO的主要工作电源，是由芯片内部一个低压差线性稳压器(low dropout regulator，LDO)产生的，这个LDO具有较强的驱动能力，芯片处于正常工作状态下，第一供电电源的电平为3.3V，在芯片处于低功耗关机状态时，第一供电电源被关闭，电平掉至0V；第二供电电源是GPIO的副电源，电平为1.8V，是芯片内部另外一处LDO产生的，这个LDO是一个极低功耗的模块，无论芯片处于何种状态，这个LDO都会保持正常工作，因此芯片处于低功耗关机状态时，主要依靠第二供电电源对GPIO内部的一些电路进行供电。

本实施例提供一种IO输入过压处理电路，位于IO电路的输入引脚以及IO电路的输入电路之间，所述IO电路用于为芯片提供输入输出，参阅图2，所述IO输入过压处理电路包括第一场效应管M1、第二场效应管M2、第三场效应管M3以及电压选择电路，所述第一场效应管M1的漏极分别连接IO电路的输入电路以及所述第二场效应管M2的源极，所述第一场效应管M1的栅极以及所述第二场效应管M2的栅极连接所述芯片的内部逻辑电路，所述第一场效应管M1的源极分别连接所述第二场效应管M2的漏极以及所述第三场效应管M3的源极，所述第三场效应管M3的栅极连接所述电压选择电路的输出端，所述第三场效应管M3的漏极连接芯片的输入引脚；

在所述输入引脚的电平高于正常工作电平值，芯片的内部逻辑电路不输出使能信号，所述电压选择电路的输出端输出第二供电电源电平；在所述IO电路正常工作时，所述内部逻辑电路输出使能信号，所述电压选择电路输出第一供电电源电平。

上述IO输入过压处理电路能够对IO电路中的输入电路进行过压保护，保护电路由第一场效应管M1、第二场效应管M2、第三场效应管M3以及电压选择电路共同组成，其中，第一场效应管M1以及第二场效应管M2构成CMOS开关，第一场效应管M1的栅极以及第二场效应管M2的栅极与电路的内部逻辑电路连接，在输入引脚输入5V高压时，第一场效应管M1与第二场效应管M2构成的CMOS开关被关断，使得IO电路的输入电路被隔离，输入引脚的高压信号不会进入到输入电路中，不会对输入电路造成过压，另一方面，第一场效应管M1与第二场效应管M2形成的CMOS开关与第三场效应管M3串联，在输入引脚输入5V高压时，芯片的内部逻辑电路不输出使能信号，电压选择电路会将第三场效应管M3的栅极电压偏置到芯片的第二供电电源电平，从而第三场效应管M3以及CMOS开关形成高阻分压，保护第一场效应管M1、第二场效应管M2以及第三场效应管M3本身都处于正常工作电压范围；

当GPIO正常工作时，在芯片的内部逻辑电路会相应地输出使能信号，此时电压选择电路会将第三场效应管M3的栅极电压偏置到芯片的第一供电电源电平，从而第三场效应管M3导通，此时第一场效应管M1、第二场效应管M2以及第三场效应管M3均导通，因此引脚输入的信号可以进入到输入电路中。

参阅图3，所述电压选择电路包括第四场效应管M4以及第五场效应管M5，所述第四场效应管M4的栅极与第二供电电源连接，所述第四场效应管M4的源极分别与所述第五场效应管M5的源极以及所述第三场效应管M3的栅极连接，所述第四场效应管M4的漏极以及所述第五场效应管M5的栅极连接芯片的内部逻辑电路，所述第五场效应管M5的漏极连接所述第二供电电源。

第四场效应管M4、第五场效应管M5同第一场效应管M1、第二场效应管M2、第三场效应管M3共同构成对输入电路的保护，在输入引脚输入5V高压时，第四场效应管M4的漏极以及第五场效应管M5的栅极连接的内部逻辑电路不输出使能信号，第五场效应管M5导通，从而将第三场效应管M3的栅极电压偏置到第二供电电源电平；在GPIO正常工作时，芯片的内部逻辑电路输出使能信号，根据使能信号为第四场效应管M4的漏极以及第五场效应管M5的栅极提供第一供电电源电平，此时第四场效应管M4导通，从而将第三场效应管M3的栅极电压偏置到第一供电电源电平，从而第一场效应管M1、第二场效应管M2、第三场效应管M3均导通，将输入引脚的输入信号传输至输入电路中。

所述第一场效应管M1、第四场效应管M4以及第五场效应管M5为P沟道场效应管，所述第二场效应管M2以及所述第三场效应管M3为N沟道场效应管。

对于NMOS管，将衬底接低电位，对于PMOS管将衬底接高电位，因此所述第一场效应管M1的衬底连接第一电平接点1，所述第一电平接点1的电平为输入引脚电平、第一供电电源电平以及第二供电电源电平三者中的最大值，所述第二场效应管M2以及所述第三场效应管M3的衬底均接地。

所述第三场效应管M3为本征N沟道场效应管。

可选地，所述IO输入过压处理电路还包括电阻R1，所述电阻R1的一端与所述第三场效应管M3的漏极连接，所述电阻R1的另一端与输入引脚连接，R1用于保护第三场效应管M3，防止输入引脚端的静电释放(Electro-Static discharge，ESD)事件对第三场效应管M3造成损害。

第二实施例

本实施例提供一种IO电路，设置在芯片中，芯片通过该IO电路能够实现输入输出，所述IO电路包括输出驱动电路、输入电路以及第一实施例中所述的IO输入过压处理电路，所述输出驱动电路、所述输入电路以及所述IO输入过压处理电路均与芯片的第一供电电源以及芯片的第二供电电源连接，所述IO输入过压处理电路位于IO电路的输入引脚以及所述输入电路之间。

IO电路中的输出驱动电路用于完成IO电路的输出功能，具有较大的驱动能力，在输出驱动电路还包括有输出预驱动电路，输出预驱动电路位于输出驱动电路前，对信号进行逐级放大以及增强，输入电路用于完成IO电路的输入功能，识别外部输入的逻辑电平，传输至芯片的内部电路，使得芯片内部生成相应的逻辑1或0，IO输入过压处理电路则是位于IO电路的输入引脚以及所述输入电路之间，在不影响GPIO正常功能的前提下，保证电路中每个MOS管的工作电压都在工艺要求范围内，并且输入引脚处于高压状态时，将输入电路与输入引脚输入的高压隔离，不会发生向芯片内的漏电。

第三实施例

本实施例提供一种芯片，该芯片包括有内部逻辑模块、控制模块、模拟电路以及GPIO电路，GPIO电路是芯片与外部设备实现数据交互的接口电路，在GPIO中具有信号处理电路以及IO电路，IO电路是完成GPIO正常工作所需功能的电路，该IO电路为第二实施例中所述的IO电路，芯片通过上述IO电路与外部设备进行数据交互。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。