使用核心设备的堆叠功率放大器的制作方法

本发明涉及功率放大器，更具体地，涉及采用用于高压和高频应用的核心设备的功率放大器。

背景技术：

基于电池操作的便携式可穿戴无线设备和系统需要低功率操作以延长电池寿命。射频功率放大器(radiofrequencypoweramplifier,rfpa)是无线系统中功耗最大的模块。对于诸如蓝牙和gsm的恒定包络调制，切换rfpa是最节能的。增加输出功率的需求迫使设计者使用电池电压作为功率放大器的供电电压，这又需要利用io设备作为主交换核心设备的共源共栅。共源共栅设备的使用由于其寄生电容和相对于核心设备的较低跨导而增加了显著的功率损耗。

图1是现有技术中已知的示例共源共栅功率放大器10。参照图1，共源共栅功率放大器10包括串联连接的第一晶体管m1和第二晶体管m2，即，第一晶体管m1的漏极连接到第二晶体管m2的源极，并且第一晶体管m1的源极连接到地。第二晶体管m2的漏极通过电感器l耦合到电池电源电压vbat，并且第二晶体管m2的栅极耦合到电压vcasc，电压vcasc可以是电池电源电压vbat。第一晶体管m1用作共源放大器，第二晶体管m2用作共栅放大器。rf输入信号vin被施加到第一晶体管m1的栅极。第二晶体管m2的输出信号vout具有从零到vbat的全电压摆幅，并且第二晶体管m2经由匹配网络提供给天线。然而，共源共栅功率放大器10需要高压制造工艺。高压晶体管具有大的寄生电容，导致高的切换损耗。

因此，需要适用于高压和高频应用的新颖功率放大器配置和方法，以降低现有技术的功率损耗和噪声行为。

技术实现要素：

本公开提供了一种新颖的技术方案，其可以克服现有技术的缺点。

根据本公开实施例，功率放大器可以包括用于接收低压输入信号的输入端子、用于输出高压输出信号的输出端子以及在第一电压端和第二电压端之间串联堆叠的多个放大器。所述放大器的每一个包括输入电容、输出电容、通过所述输入电容耦合到所述输入端子的输入端、通过所述输出电容耦合到所述输出端子的输出端以及耦合在所述放大器的所述输入端和所述输出端之间的反馈元件。

本公开的实施例还提供这一种功率放大器，包括用于接收低压输入信号的输入端子、用于输出放大的信号的输出端子以及连接在第一电压端和第二电压端的两端的n个放大器的堆叠，其中，n是大于1的整数。所述n个放大器的每一个包括第一自偏置反相放大器、串联耦合到所述第一自偏置反相放大器的第二反相放大器、具有耦合到所述输入端子的输入端以及耦合到所述第一自偏置反相放大器的输出端的输入电容以及具有耦合到所述第二反相放大器的输入端和耦合到所述输出端子的输出端的输出电容。

本公开的实施例还提供一种利用核心设备使用高压电源vbat放大低压信号的方法，所述核心设备的每一个具有小于所述电池电压vbat的各个击穿电压。所述方法可以包括提供在第一电压端和第二电压端之间串联堆叠的多个放大器，所述放大器的每一个具有小于所述电池电压vbat的各个击穿电压；将所述低压信号连接至所述多个放大器的输入端子，所述多个放大器的每一个具有小于其击穿电压的、并且用于输出输出信号以响应于所述低压信号的各个电源电压；以及连接所述多个放大器的每一个的所述输出信号以在输出端子处形成所述高压信号。

以下详细描述连同附图将提供对本发明的本质和优点的更好理解。

附图说明

参考附图描述了本发明的实施例。在附图中，相同的附图标记可以表示相同的或功能相似的元件。

图1是现有技术中已知的共源共栅功率放大器。

图2是示出了根据本公开实施例的具有堆叠的核心设备的功率放大器的闭锁回路图。

图3是根据本公开的实施例的核心设备的电路图。

图4是示出了图3的核心设备的输入信号、内部输入信号、内部输出信号以及输出信号的图。

图5a是根据本公开的另一实施例的核心设备的电路图。

图5b是根据本公开的又一实施例的核心设备的电路图。

图6是示出了图5a和图5b的核心设备的输入信号、内部输入信号、内部输出信号以及输出信号的图。

图7是示出了根据本公开实施例利用具有小于最大电源电压的各个击穿电压的核心设备的方法的流程图。

具体实施方式

在以下描述中，提供了许多具体细节以便透彻理解本发明。然而，本领域技术人员应该理解，可以在没有这些细节中的一个或多个的情况下实现本发明。在其他示例中，出于简洁的目的，将不描述本领域中已知的特征和技术。

应当理解，附图未按比例绘制，并且类似的附图标记用于表示类似的元件。应当理解，当元件或层被称为“在…上”、“设置在…上”、“相邻于”、“连接到”或者“耦合到”另一元件或层时，其可以直接设置在另一个元件或层上，相邻于、连接到或耦合到另一个元件或层，或者也可以存在中间元件或层。相比之下，当元件被称为“直接在…上”、“直接设置在…上”、“直接连接到”或“直接耦合到”另一元件或层时，在它们之间不存在中间元件或层。应当理解，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个区域、层或部分区分开。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。

术语“一个”和“所述”可以包括一个或者多个。将进一步理解，当在使用本说明书时，术语“包含”、“包括”、“具有”及其变体指定所陈述的特征、步骤、操作、元素和/或组件的存在，但不排除存在或添加一个或多个其他特征、步骤、操作、元素、组件和/或其组。此外，如本文所使用的，词语“和/或”可以指代并涵盖一个或多个相关所列特征的任何可能组合。

术语第一、第二等的使用不表示任何顺序，而是术语第一、第二等用于将一个元件与另一个元件区分开。此外，术语一个的使用并不表示数量的限制，而是表示存在至少一个所引用的特征。

图2是示出了根据本公开实施例的具有堆叠的核心设备的功率放大器20的闭锁回路图。参考图2，功率放大器20包括在第一电源电压端vbat和接地的第二电源电压端之间串联堆叠的多个核心器件。在一个实施例中，第一电源电压端连接到电池，并且第二电源电压端耦合到具有地电位的公共参考电压。作为参考，相邻于地电位的第一核心设备表示为pa1，相邻于第一核心设备的下一核心设备表示为pa2，第k个核心设备表示为pak，…，相邻于第一电源电压端的最后一个核心设备表示为pan，其中n为整数。如本文所用的，核心设备被称为包括一个或多个具有薄栅氧化层(例如，约2.6nm厚)的低压晶体管的电子设备。相反，高压mos晶体管被称为用较厚的栅极氧化物(约5.6nm厚)制造的晶体管。另外，高压mos晶体管具有较长沟道长度(例如，250nm或者更大)，而低压mos晶体管具有约40nm的沟道长度(在40nm技术节点中)。低压mos晶体管(也称为核心晶体管或核心设备)构成芯片功能的最大部分。高压mos晶体管(也称为io晶体管)主要用于输入和输出信号。低压mos晶体管具有更优越的品质因数，定义为fom＝rds×cgs(越低越好)，较低的导通电阻和较低的寄生电容。使用低压mos晶体管实现放大器是非常有利的，只要能够确保低压晶体管可以在给定的电源电压下安全地工作。

在一个实施例中，功率放大器20是包括在核心电源电压和地之间一层层彼此串联堆叠的多个核心设备(低压设备)的集成电路，其中每一个核心设备可以是放大器。在一个实施例中，所有核心设备，即所有放大器具有相同的尺寸和相同的增益。在一个实施例中，如果在第一电源电压端vbat(具有电压vbat)和地之间串联堆叠的放大器的数量是n(n是整数)，则向每一个放大器提供vbat/n的电源电压。即，施加在第一核心设备pa1上的电压为vs1–0v(地)＝vbat/n，施加在第二核心设备pa2上的电压为vs2-vs1＝vbat/n，施加在第k个核心设备pak上的电压为vsk-vsk-1＝vbat/n…，并且施加在最后一个核心设备pan上的电压为vsn-vsn-1＝vbat/n。低压输入信号vin(例如，具有低压摆幅vbat/n)被施加到功率放大器20的输入端(即，vin被应用于每一个核心设备pa(1到n)的输入端)，该功率放大器输出高功率输出信号vout，其具有在功率放大器20的输出端子处的vcc输出摆幅。在一个实施例中，高功率输出信号可以操作以通过匹配网络驱动天线，匹配网络可以在集成电路的内部或外部。

在一个实施例中，堆叠的核心设备(核心放大器)的数量n可以通过以下关系确定：

vddmin<vbat/n<vddmax，

其中，vddmin是核心逆变器(放大器)的最小电源电压以确保提供所需的输出功率的最小输出阻抗，并且vddmax是不会导致核心放大器击穿的最大电源电压。

图3是根据本公开的实施例的第k个核心设备30的电路图。核心设备30(在下文中可选地称为放大器或反相放大器)是核心设备堆叠中的任何核心设备的代表性核心设备(如图2所示)并且包括cmos反相器，该cmos反相器包括跨电压vsk的串联连接的p-沟道mos晶体管(pmos)31和n-沟道mos晶体管(nmos)32，电压vsk是电压端vs(k)和电压端vs(k-1)之间的电压。核心设备30还包括设置在cmos反相器的输入端子vin(a)和输出端子vout(a)之间的反馈元件33。在一个实施例中，反馈元件33是由多晶硅膜制成的电阻元件。在一个实施例中，反馈元件33是n沟道耗尽型mos晶体管，其栅极直接连接到漏极(即，vgd＝0v)。在静态阶段中，没有电流流经反馈元件33，使得在节点33a处的输入端子vin(k)与节点33b处的输出端子vout(k)之间建立平衡电压。通过设计pmos31和nmos32的沟道的适当长宽比，可以使平衡电压等于vsk/2。

核心设备30还包括输入电容ci36，输入电容ci36的一端连接到低压输入信号vin，另一端连接到pmos31的栅极和nmos32的栅极。输入电容ci36用于，在将输入信号vin的ac分量发送到核心设备30的同时，阻止输入信号vin的dc分量。输入电容ci36还用于将输入信号vin的dc电平向上电平位移到核心设备堆叠中的特定级(例如，第k个核心设备)的适当dc电平。核心设备30还包括输出电容co37，输出电容的一端连接到核心设备30的输出端子vout(a)和功率放大器20的输出信号vout。输出电容co37用于，在将放大的ac分量发送到功率放大器20的输出端子vout的同时，阻塞第k个核心设备30的dc操作点。由于功率放大器20的核心设备的堆叠中的每一个核心设备包括输出电容c037，因此所有堆叠核心设备的ac分量(例如，ac电流或ac电压)在功率放大器20的输出端子处组合。在一个实施例中，可以选择输出电容co37的电容值作为匹配网络的一部分。

图4是示出了根据本公开的实施例的功率放大器20和第k个核心设备30的电压波形40的时序图。波形40包括输入信号vin、节点33a处的内部输入信号vin(k)、节点33b处的内部输出信号vout(k)以及输出信号vout。应当理解，提供波形40作为示例以便于理解而不是限制性的。其他波形和电压值也是可能的，如下面进一步说明的。x轴表示时间(以ps为单位)，y轴表示电压(以v表示)。波形40示出了具有核心设备的堆叠的图2的框图的操作，每一个核心设备包括如图3所示的反相放大器配置。在所示的示例中，输入信号vin是具有在vcc和地(0v)之间的轨对轨电压摆幅的方波，其中vcc是低于电池电压vbat的核心电压电源。输入信号vin(a)是电平位移到vsk/2，其中，vsk＝vs(k)–vs(k-1)，并且vs(k-1)变为假接地vgnd，即，vsk＝vs(k)-vgnd。由于核心设备30包括cmos反相器，输出信号vout(k)是vin(k)的放大和反相信号，即，vout(k)具有在vsk和vgnd之间循环的方波。然后，输出信号vout是在0v(地)和vs(k)之间循环的方波(即，vbat/n，其中，n是在功率放大器20中在vbat和地之间一层层彼此串联堆叠的核心设备的数量)。

图5a是根据本公开的另一实施例的核心设备50a的电路图。核心设备50包括第一自偏置反相放大器51和与第一自偏置反相放大器51串联耦合的第二反相放大器53。第一反相放大器51和第二反相放大器53中的每一个包括具有串联连接在电压vsk上的pmos晶体管和nmos晶体管的cmos反相器，电压vsk是电压端vs(k)和电压端vs(k-1)之间的电压。第一自偏置反相放大器51还包括连接在第一cmos反相器inv1的输入端子51a和输出端子51b之间的第一反馈元件52。在一个实施例中，cmos反相器inv1、inv2以及反馈元件52可以与包括图3中描述的pmos31、nmos32以及反馈元件33的cmos反相器相同或类似。即，通过pmos晶体管和cmos反相器inv1、inv2的nmos晶体管的的沟道具有适当长宽比，节点51a和51b之间以及节点51b和53b之间的平衡电压可以等于vs(k)/2。

图5b是根据本公开另一实施例的核心设备50b的电路图。参照图5b，核心设备50b包括第一自偏置反相放大器51b和经由耦合电容cc55串联耦合到第一自偏置反相放大器51的第二自偏置反相放大器53b。第一自偏置反相放大器51b和第二自偏置反相放大器53b中的每一个是独立的dc自偏置。即，第一自偏置反相放大器51b确定其自身的dc偏置电平，并且第二自偏置反相放大器53b确定其自身的偏置电平。第二自偏置反相放大器53b还包括连接在第二cmos反相器inv2的输入端子53a和输出端子53b之间的第二反馈元件54。在一个实施例中，第一cmos反相器inv1和第二cmos反相器inv2可以具有相同的尺寸或大小(例如，相同的宽长比)。在另一实施例中，第一cmos反相器inv1和第二cmos反相器inv2可具有不同的尺寸或大小。在一个实施例中，第一cmos反相器inv1和第二cmos反相器inv2具有相同的增益。在一个实施例中，第二cmos反相器inv2可以具有比第一cmos反相器inv1的增益高的增益。具有串联连接的两个自偏置反相放大器的配置提供了非反相放大输出信号vout(k)的更高增益和更少失真的益处。

图6是示出了根据本公开的实施例的功率放大器20和第k个核心设备50的电压波形60的时序图。波形60包括输入信号vin、节点51a处的内部输入信号vin(k)、节点53b处的内部输出信号vout(k)以及输出信号vout。应当理解，提供波形60作为示例以便于理解而不是限制性的。如本领域技术人员已知的，其他波形和电压值也是可能的。x轴表示时间(单位为ps)并且y轴表示电压(单位为v)。波形60示出了图2具有核心设备的堆叠的图2的框图的操作，每一个核心设备包括如图5所示的放大器配置50。在所示出的示例中，输入信号vin是具有在vcc和地(0v)之间的轨对轨电压摆幅的方波，其中vcc是低于电池电压vbat的核心电压电源。输入信号vin(k)是电平位移到vsk/2，其中，vsk＝vs(k)–vs(k-1)，并且vs(k-1)变为假接地vgnd，即，vsk＝vs(k)-vgnd。节点53b处的输出信号vout(a)是vin(a)的放大的非反相信号，因为核心器件50包括串联连接的两个自偏置cmos反相器，即，vout(k)具有与vin相同的极性并且在vsk和vgnd之间循环的方波。然后，输出信号vout是在0v(地)和vsk之间循环的方波(即，vbat/n，其中，n是在功率放大器20中在vbat和地之间串联堆叠的核心设备的数量)。

图7是示出了利用包括多个核心设备(例如，放大器)的功率放大器的方法70的流程图，其中，每一个核心设备具有小于根据本公开的实施例的输出信号的最大电压vmax的各个击穿电压。方法70，在方框71处，提供在第一电压端和第二电压端之间串联堆叠的多个放大器。多个放大器是具有各个电源电压vs的核心设备，该各个电源电压vs低于输出信号的最大电压vmax。各个电压vs足够低，不会损坏放大器；即，其低于放大器的击穿电压。方法70还包括，在方框73处，将低压核心信号连接到放大器的输入端，进而，其响应于低压核心信号提供低压输出信号。方法70还包括，在方框75处，连接每一个放大器的低压输出信号，以在功率放大器的输出端形成高功率信号。

在一个实施例中，功率放大器可以是图2中所示的功率放大器20，并且每一个核心设备可以具有图3的自偏置反相放大器(cmos反相器)30的配置。在该实施例中，低压信号是具有vcc幅度的核心信号vin，并且每一个自偏置反相放大器30的输出信号具有等于vbat/n的幅度，其中，vbat是电池的电压，n是vbat和地之间串联堆叠的反相放大器的总数。

在另一实施例中，功率放大器可以是图2中所示的功率放大器20，并且每一个核心设备可以具有图5a中所示的核心设备50a或图5b中所示的核心设备50b的配置。在示例实施例中，参考图5b，每一个核心设备50b包括第一自偏置反相放大器51b和经由耦合电容cc55串联耦合到第一自偏置反相放大器51b的第二自偏置反相放大器53b。在该实施例中，低压信号是具有vcc幅度的核心信号vin，并且每一个核心设备50的输出信号vout具有等于vbat/n的幅度，其中，vbat是电池的电压，n是vbat和地之间串联堆叠的核心设备50的总数。

如背景技术部分所述，io设备是具有厚栅极氧化物的设备，使得它们可以支持高压电平信号。然而，厚栅氧化物设备由于其寄生电容和相对于作为薄栅氧化物设备的核心设备的较低跨导而具有高功耗，其显著消耗更少的功率并且具有降低的噪声系数。本公开的不同实施例提供功率放大器的有利配置，其采用核心设备在功率放大器的输出端生成高压高频信号。

尽管这里参考说明性实施例描述了本发明，但是该描述并不旨在以限制意义来解释。相反，说明性实施例的目的是使本领域技术人员更好地理解本发明的精神。为了使本发明的范围更加清楚，省略了已知的工艺和制造技术的许多细节。参考说明书，本领域技术人员将清楚说明性实施例以及其他实施例的各种修改。因此，所附权利要求旨在涵盖任何这样的修改。

此外，本发明的优选实施例的一些特征可以在没有相应使用其他特征的情况下有利地使用。因此，前面的描述应该被认为仅仅是对本发明原理的说明，而不是对其的限制。