一种基于静态预放积分器的一阶调制器的制作方法

本发明涉及一种基于静态预放积分器的一阶调制器，属于集成电路技术领域。

背景技术：

随着半导体技术的迅速发展，高速高精度模数转换器已广泛应用于数字通讯、军事雷达等领域。逐次逼近型模数转换器(saradc)作为目前主流的adc产品之一，在深亚微米以后能够很好的兼顾速度与功耗的要求。在逐次逼近型模数转换器中，由于电容失配以及kt/c噪声的限制，使得在adc精度大于12bit以后，很难实现非常高的精度需求，同时非理性因素也限制了adc的速度。自2009年以后，混合sar结构逐渐成为了高速高精度adc的研究热点，诸如混合pipeline-sar，flash-sar等。在众多混合结构中，当精度达到14bit以上时，都会受到量化噪声、比较器噪声、比较器失调、运放失调、dac电容阵列失配、电源纹波等各种非理想因素的很大影响，因此有效位数(enob)普遍比精度低2到3bit。

为了能够实现对噪声进行较好的抑制，噪声整形(noise-shaping)sar成为了首选结构，一种常见的局部噪声整形saradc工作流图如图1所示。saradc首先对输入信号进行粗量化，产生高位数字输出码的同时，将余量vres送给噪声整形环路。该结构的采样数据x在经过处理模块a(z)之后被adc转换为数字信号y。为了使环路闭合，必须将转换后的数字信号再通过dac转化为模拟信号，然后通过一个模块b(z)后反馈到输入端与余量vres做差。在一阶线性模型中，考虑到adc模块输出y存在量化误差ε，因此可得该结构满足以下关系：

[vres-y·b(z)]a(z)+ε＝y(1)

解得：

上述表明，余量vres与量化噪声ε分别通过了两个不同的传递函数：

y＝vres·s(z)+ε·n(z)(3)

其中，s(z)为信号传递函数，n(z)为噪声传递函数，为了实现低通数据转换器并保持有效的噪声整形，s(z)为低通滤波特性，n(z)为高通特性。若b(z)＝1，则要求a(z)必须具有积分器的形式才能得到所需的响应。

然而，这种基于噪声整形的混合saradc也存在一些不足之处，由于每次余量的整形都不仅仅是对单独的一次余量进行处理，而是对上一次(k-1)或是上上次(k-2)次余量同时进行操作，因此整个noise-shapingsaradc的带宽由噪声整形环路带宽决定。由于噪声整形一般使用过采样和带有低通滤波特性的积分器实现噪声整形，因此实际信号带宽＜＜奈奎斯特带宽，因此限制了整体adc的性能。同时由于每次积分器积分后的电压都是一个小量，因此对比较器的失调、噪声、速度要求特别高，容易受pvt变化的影响。

技术实现要素：

本发明所要解决的技术问题在，为了能够对噪声实现抑制的同时实现奈奎斯特带宽的性能，提供一种基于静态预放积分器的一阶调制器，同时兼顾高速低功耗的应用场景需求。

本发明具体采用以下技术方案解决上述技术问题：

一种基于静态预放积分器的一阶调制器，包括：一个静态开环预放积分器、一个四输入差分比较器、两个dac电容阵列、一个模为n的二进制计数器，其中输入差分信号连接静态预放积分器的输入端，且静态预放积分器的输出端与差分比较器的两个反向输入端相连；差分比较器的两个输出端分别与计数器的输入端、两个dac电容阵列的输入端相连；两个dac电容阵列的输出端分别与输入差分信号运算处理后连接至差分比较器的两个正向输入端；并且，将计数器的输出端作为整个调制器的输出端。

进一步地，作为本发明的一种优选技术方案，所述静态开环预放积分器由预放大级和输出级组成。

进一步地，作为本发明的一种优选技术方案，所述静态开环预放积分器中预放大级包括：由nmos管m1、m2组成的互补输入nmos对管、由pmos管m3、m4组成的pmos对管、由nmos管m5、pmos管m6组成的钟控管，其中时钟控制信号clk连接nmos管m5的栅极，nmos管m5的源极接地且其漏极分别与nmos管m1、m2的源极相连；nmos管m1的栅极连接输入信号vip，且其漏极连接pmos管m3的源极；nmos管m2的栅极连接输入信号vin，且其漏极连接pmos管m4的源极；pmos管m3的栅极连接输入信号vip，且其漏极连接pmos管m6的漏极；pmos管m4的栅极连接输入信号vin，且其漏极连接pmos管m6的漏极；pmos管m6管的栅极连接时钟控制信号及其源极接电源电压vdd。

进一步地，作为本发明的一种优选技术方案，所述静态开环预放积分器中输出级包括：由nmos管m7、m8组成的共栅输入对管、复位管m9、积分电容cint、共模反馈电容c1和c2、由pmos管m10、m11组成的钟控管、由pmos管m12、m13组成的电流管，其中时钟控制信号clk连接nmos管m7、m8的栅极，nmos管m7、m8的源极分别连接至预放大级，且nmos管m7的漏极连接静态预放积分器的输出端vop，nmos管m8的漏极连接静态预放积分器的输出端von；复位管m9的栅极连接复位信号reset，且其源极漏极分别连接静态预放积分器的输出端von、vop；积分电容cint的两端分别连接静态预放积分器的输出端von、vop；共模反馈电容c1和c2之间短接后两端分别连接静态预放积分器的输出端von、vop，且其短接后与nmos管m12、m13的栅极相连；时钟控制信号分别连接pmos管m10、m11的栅极，且pmos管m10的漏极连接静态预放积分器的输出端vop，其源极连接pmos管m12的漏极，pmos管m11的漏极连接静态预放积分器的输出端von，其源极连接pmos管m13的漏极；pmos管的源极和pmos管m13的源极接电源电压vdd。

本发明采用上述技术方案，能产生如下技术效果：

本发明的基于预放积分器的一阶调制器完成每次转换只需要一次积分操作和2ⁿ次电压比较操作，因此相比较于传统一阶调制器的需要2ⁿ次积分操作和2ⁿ次电压比较操作，节省了2ⁿ-1次积分操作，节省了大部分积分器带来的功耗；同时由于静态开环积分器将输入电压信号放大了2ⁿ倍，所以大大加快了比较器的建立速度；同时也一定程度减小了比较器由于亚稳态导致的“误判”，从而提升了整个调制器的有效位数；此外由于局部过采样，且对相同余量进行多次重复比较量化，可以实现奈奎斯特带宽的adc性能，因此当本调制器用于混合adc中时，并不会限制其adc的带宽，从而使得adc可以实现正常奈奎斯特信号带宽。

附图说明

图1为传统一阶noiseshapingsigma-deltaadc等效框图。

图2为本发明基于预放积分器的一阶调制器isdm的原理图。

图3为本发明实施例中静态预放大积分器电路图。

图4为本发明实施例中isdm调制器系统时钟图。

图5为本发明实施例中预放积分器输入输出仿真波形图。

图6位本发明实施例中针对某一输入信号仿真波形图。

图7为本发明isdm结合saradc与传统adc的有效位数随比较器噪声变化对比图。

具体实施方式

下面结合说明书附图对本发明的实施方式进行描述。

如图2所示，本发明设计了一种基于静态预放积分器的一阶调制器isdm，主要包括：一个静态开环预放积分器int、一个四输入差分比较器、两个dac电容阵列dac_n、一个模为n的二进制计数器，其中输入差分信号vip与vin连接静态预放积分器的输入端，且静态预放积分器的输出端与差分比较器的两个反向输入端相连；差分比较器的两个输出端分别与计数器的输入端、两个dac电容阵列的输入端相连；两个dac电容阵列的输出端分别与输入差分信号vip与vin在求和节点运算处理后连接至差分比较器的两个正向输入端；并且，将计数器的输出端作为整个调制器的输出端。

如图3所示，为本发明的实施例中静态预放大积分器电路图，所述静态开环预放积分器由预放大级和输出级组成。

具体地，所述静态开环预放积分器中预放大级包括：由nmos管m1、m2组成的互补输入nmos对管、由pmos管m3、m4组成的pmos对管、由nmos管m5、pmos管m6组成的钟控管，其中时钟控制信号clk连接nmos管m5的栅极，nmos管m5的源极接地gnd且其漏极分别与nmos管m1、m2的源极相连；nmos管m1的栅极连接输入信号vip，且其漏极连接pmos管m3的源极；nmos管m2的栅极连接输入信号vin，且其漏极连接pmos管m4的源极；pmos管m3的栅极连接输入信号vip，且其漏极连接pmos管m6的漏极；pmos管m4的栅极连接输入信号vin，且其漏极连接pmos管m6的漏极；pmos管m6管的栅极连接时钟控制信号及其源极接电源电压vdd。

具体地，所述静态开环预放积分器中输出级包括：由nmos管m7、m8组成的共栅输入对管、复位管m9、积分电容cint、共模反馈电容c1和c2、由pmos管m10、m11组成的钟控管、由pmos管m12、m13组成的电流管，其中时钟控制信号clk连接nmos管m7、m8的栅极，nmos管m7的源极连接至预放大级中nmos管m1的漏极，nmos管的m8的源极连接至预放大级中nmos管m2的漏极，且nmos管m7的漏极连接静态预放积分器的输出端vop，nmos管m8的漏极连接静态预放积分器的输出端von；复位管m9的栅极连接复位信号reset，且其源极漏极分别连接静态预放积分器的输出端von、vop；积分电容cint的两端分别连接静态预放积分器的输出端von、vop；共模反馈电容c1和c2之间短接得到短接点，并且短接后共模反馈电容c1和c2的两端分别连接静态预放积分器的输出端von、vop，且短接点还与pmos管m12、m13的栅极相连；时钟控制信号分别连接pmos管m10、m11的栅极，且pmos管m10的漏极连接静态预放积分器的输出端vop，其源极连接pmos管m12的漏极，pmos管m11的漏极连接静态预放积分器的输出端von，其源极连接pmos管m13的漏极；pmos管m12的源极和pmos管m13的源极接电源电压vdd。

所述的差分比较器，有四个输入端口vxp、vxn、vyp、vyn组成，其中vxp由输入信号vip与一个dac电容阵列dac_p的输出信号通过求和得到；vxn由输入信号vin与另一个dac电容阵列dac_n的输出信号通过求和得到；vyp、vyn分别与静态开环预放积分器输出端口vop、von相连。比较器有两个输出端口dout+与dout-,其中dout+与二进制计数器一个输入端以及一个dac电容阵列dac_p输入端相连；dout-与二进制计数器的一个输入端以及另一个dac电容阵列dac_n的输入端相连。二进制计数器counter两输入端分别接输出端dout+与dout-,且二进制计数器counter的输出端输出为nbit二进制码流信号。

基于上述静态开环预放积分器的电路结构，基于如图4所示的时钟图，其工作过程具体为：

(1)当时钟控制信号clk＝1时，时钟控制信号nmos管m5、m6、m10、m11同时导通，输入信号vip、vin分别经过互补输入对管m1、m2、m3、m4被放大，放大都得信号通过nmos管m7、m8对输出节点的积分电容cint进行充电，c1、c2作为工模反馈电容，其短接点随着输出节点充电逐渐上升，当该点电压上升到等于vdd-|vthp|时，nmos管m12、m13截止，其中，|vthp|表示pmos管的阈值电压，积分时间结束，充电的时间就是clk高电平持续时间tint。

(2)当时钟控制信号clk＝0时，时钟控制信号nmos管m5、m6、m10、m11同时截止，输出节点电压差保持在积分电容cint上。

(3)当复位信号reset＝1时，输出节点被复位到输出共模电压，积分电容cint两端电压差变为0，积分器完成一次完整工作过程。

本发明实施例中isdm调制器的工作原理，基于如图4所示的时钟图，具体包括如下过程：

(1)当复位信号reset＝1，整个调制器复位。当时钟控制信号clk为高电平，时钟控制信号为低电平时，积分器对输入信号进行积分放大，积分时间与积分器增益由clk高电平持续时间决定。

(2)当时钟控制信号clk为低电平，时钟控制信号为高电平时，电路进入循环比较状态，在每个比较时钟cmp＝1时，比较器比较此时输入信号vip-vin的差值与积分信号vyp-vyn之间的大小关系：

如果满足vip-vin<vyp-vyn,则dout+＝1,dout-＝0，同时计数器加1；

如果满足vip-vin>vyp-vyn,则dout+＝0,dout-＝1，同时计数器减1。

dac产生与dout+,dout-相关的电压信号反馈到输入求和节点并与输入信号做差，产生电压的正负取决于dout+,dout-等于1或0。此阶段积分器输出电压保持在积分电容cint上，直到最后一个比较周期结束后，cint再次被复位。最终根据计数器计数结果可以得知adc的dac电容阵列上极板电压信号幅值，即比较器输入端为：

式中，dout+,dout-为比较器每次比较输出结果，n代表比较次数，一般n＝2ⁿ,n为adc精度，vref(i)为每次dac产生的参考电压，如果是一阶增量调制，则vref为定值。

对本发明的预放积分器进行仿真，其输入、输出波形如图5所示。由图5可知，该积分器可实现对输入差分信号进行预放大，增益为8.1倍。本发明针对3bit的一阶增量调制器进行行为级仿真，所需积分器增益为8倍左右，针对一输入差分小信号，积分后的信号vyp、vyn以及比较器输入端信号vxp、vxn随比较次数的变化如图6所示，图6所示的情况下比较器输出数字码为：11111111。

针对混合isdm-saradc的性能测试，选择了9bitsar+2bitisdm(11bit精度)与具有11bit的saradc进行对比测试，测试中对两种比较器同时加相同的比较器输入噪声，测量adc的有效位数，如图7所示。由图7可知，混合isdm-saradc具有更好的噪声抑制效果，因此本发明具有一定的使用价值。

综上，本发明完成每次转换只需要一次积分操作和2ⁿ次电压比较操作，因此相比较于传统一阶调制器，节省了2ⁿ-1次积分操作，节省了大部分积分器带来的功耗；同时由于静态开环积分器将输入电压信号放大了2ⁿ倍，所以大大加快了比较器的建立速度；同时也一定程度减小了比较器由于亚稳态导致的误判，从而提升了整个调制器的有效位数；此外由于局部过采样，且对相同余量进行多次重复比较量化，因此可以实现奈奎斯特带宽的adc性能。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。