PLL电路的制作方法

本发明涉及pll电路。

背景技术：

一般而言，pll(phaselockedloop：锁相环)电路具有相位比较器、电荷泵、环路滤波器(loopfilter)和电压控制振荡器(voltagecontrolledoscillator，以下，记作“vco”)，由它们构成环路。pll电路用作输出振荡信号的频率合成器，所述振荡信号具有使输入的振荡信号的频率成为常数倍的频率。此外，pll电路能够将嵌入于在cdr(clockdatarecovery：时钟数据恢复部)装置中输入的数字信号中的时钟恢复。

pll电路如下动作。当对电压控制振荡器输入控制电压值时，从电压控制振荡器输出具有与该控制电压值对应的频率的振荡信号。从电压控制振荡器输出的振荡信号或者通过对该振荡信号进行分频而获得的信号作为反馈振荡信号输入到相位比较器。此外，除了该反馈振荡信号以外，也将其他输入信号(振荡信号或者数字信号)输入到相位比较器。在相位比较器中检测输入信号与反馈振荡信号之间的相位差，向电荷泵输出表示该检测出的相位差的相位差信号。

从输入该相位差信号的电荷泵输出与该相位差信号表示的相位差对应的充放电电流。将该充放电电流输入环路滤波器中。环路滤波器包含电荷蓄积量根据从电荷泵输出的充放电电流而增减的电容元件。环路滤波器向电压控制振荡器输出与该电荷蓄积量对应的控制电压值。当将从环路滤波器输出的控制电压值输入到电压控制振荡器中时，从电压控制振荡器输出具有与该控制电压值对应的频率的振荡信号。

在具有这样的环路的pll电路中，从环路滤波器输出并输入到电压控制振荡器中的控制电压值收敛为某个值，使得由相位比较器检测出的相位差变小。然后，从电压控制振荡器输出具有使输入的振荡信号的频率成为常数倍后的频率的振荡信号，或者，在将嵌入于所输入的数字信号中的时钟恢复后将其输出。

作为电压控制振荡器，存在各种类型的振荡器。其中，lc-vco包含电感器和电容器，通过这些电感器和电容器的谐振现象，输出具有与输入的控制电压值对应的频率的振荡信号。当与其他类型的电压控制振荡器进行比较时，lc-vco的抖动少。因此，在10gbps以上的频率的情况下，在具有各种类型的电压控制振荡器中，lc-vco的使用是适合的。

当与其他类型的电压控制振荡器进行比较时，在lc-vco中，输出振荡信号的频率相对于控制电压值的变化而发生的变化小。在lc-vco中，当变更了电容器的电容值时，能够变更输出振荡信号的频率(f)与控制电压值(v)之间的fv特性。此外，输入到lc-vco中的控制电压值的范围是受限的，当控制电压值偏离该范围时，输入输出之间的频率的比例关系不成立。

但是，传输的信号的频率有时由于扩频(spreadspectrum，以下，记作ss)而随时间发生变动。在信号的频率为恒定的情况下，从该信号放射的电磁波的能量集中于该频率，因此，电磁干扰(electromagneticinterference、以下，记作emi)成为问题。与此相对，如果利用ss有意地调制信号的频率，则从该信号放射的电磁波的能量的频带变宽，峰值变小。能够利用ss减少emi的问题。在信号的比特率较高的情况或传输距离较长的情况下，优选利用ss来调制信号的频率。作为利用ss来进行的频率的调制度，有时要求±1.0％以上。

例如，将并行数据转换为串行数据而输出的串行器装置按照由频率低的第1时钟所指示的定时对并行数据进行锁存，按照由频率高的第2时钟所指示的定时输出串行数据。在这样的串行器装置中，有时施加ss而输出串行数据。在该情况下，在串行器装置中使用的pll电路输入被施加了ss的第1时钟，生成具有该第1时钟的频率的常数倍的频率并且被施加了ss的第2时钟并输出。

在串行数据的比特率高且第2时钟的频率高的情况下，如上所述，优选使用lc-vco作为pll电路中包含的电压控制振荡器。但是，当利用输入到pll电路中的第1时钟中的ss进行的频率的调制较大时，输入到lc-vco中的控制电压值的变动也增大，发生从pll电路输出的第2时钟的频率不与第1时钟的频率成比例的状况。为了避免这样的状况，在lc-vco中，重要的是通过适当地设定电容器的电容值，并选择多个频带中的任意的频带，使fv特性变得合适。

意在于适当地设定fv特性的发明被专利文献1、2公开。在专利文献1所公开的发明中，在第1时钟的频率变动的范围内，在lc-vco中将电容器的电容值设定成使第1时钟的频率与第2时钟的频率始终成为比例关系。专利文献2所公开的发明在lc-vco将电容器的电容值设定成使得在第1时钟的频率变动的范围内，输入到lc-vco的控制电压值始终存在于规定范围内。

专利文献1：日本特开2003-78410号公报

专利文献2：美国专利第7102446号说明书

技术实现要素：

但是，在专利文献1所公开的发明中，即使在最初设定时lc-vco的fv特性是适当的，在存在电压或者温度的变动的情况下，lc-vco的fv特性有时也会发生恶化。即，专利文献1所公开的发明有时无法充分地确保电压·温度(vt)漂移边际(driftmargin)。

此外，在专利文献2所公开的发明中，当对输入到lc-vco中的控制电压值进行监视的范围较大时，存在与专利文献1所公开的发明具有的上述问题相同的问题。相反，当在对输入到lc-vco中的控制电压值进行监视的范围较窄时，在利用ss进行的频率调制较大并且控制电压值的变动幅度较大时，有时无法找出使控制电压值始终存在于规定范围内的fv特性。此外，当在对输入到lc-vco中的控制电压值进行监视的范围较窄时选择了如控制电压值有少量存在于规定范围内的fv特性时，该所选择的fv特性不一定适合。这样的问题点不仅存在于lc-vco中，还存在于包含将具有根据所输入的控制电压值而设定的延迟的多个延迟元件环形地连接起来的环形振荡器的电压控制振荡器中。

本发明是为了克服上述问题而完成的，其目的在于提供一种具有能够更加适当地设定电压控制振荡器的fv特性的pll电路。

本发明的pll电路具有：(1)电压控制振荡器，其包含电感器和电容器，利用由这些电感器和电容器引起的谐振现象，输出具有与所输入的控制电压值对应的频率的振荡信号，通过选择多个频带中的任意的频带，使得频率与控制电压值之间的fv特性可变；(2)相位比较器，其被输入从电压控制振荡器输出的振荡信号或对该振荡信号进行分频而得到的信号作为反馈振荡信号，并且还被输入输入信号，检测这些反馈振荡信号与输入信号之间的相位差，输出表示该相位差的相位差信号；(3)电荷泵，其被输入从相位比较器输出的相位差信号，并输出与该相位差信号表示的相位差对应的充放电电流；(4)环路滤波器，其被输入从电荷泵输出的充放电电流，向电压控制振荡器输出根据该充放电电流的充放电量而增减的控制电压值；(5)频率差判定部，其被输入反馈振荡信号和输入信号，判定这些反馈振荡信号与输入信号之间的频率差是否为阈值以下；以及(6)fv特性调整部，其根据在电压控制振荡器中能够设定的多个频带中的、由频率差判定部判定为频率差为阈值以下的频带与由频率差判定部判定为频率差超过阈值的频带之间的边界，选择电压控制振荡器的频带来调整fv特性。

或者，本发明的pll电路具有：(1)电压控制振荡器，其包含环形振荡器，环形振荡器通过将具有根据所输入的控制电压值而设定的延迟的多个延迟元件环形地连接起来而构成，利用该环形振荡器的振荡现象，输出具有与所输入的控制电压值对应的频率的振荡信号，通过选择多个频带中的任意的频带，使得频率与控制电压值之间的fv特性可变；(2)相位比较器，其被输入从电压控制振荡器输出的振荡信号或对该振荡信号进行分频而得到的信号作为反馈振荡信号，并且还被输入输入信号，检测这些反馈振荡信号与输入信号之间的相位差，输出表示该相位差的相位差信号；(3)电荷泵，其被输入从相位比较器输出的相位差信号，并输出与该相位差信号表示的相位差对应的充放电电流；(4)环路滤波器，其被输入从电荷泵输出的充放电电流，向电压控制振荡器输出根据该充放电电流的充放电量而增减的控制电压值；(5)频率差判定部，其被输入反馈振荡信号和输入信号，判定这些反馈振荡信号与输入信号之间的频率差是否为阈值以下；(6)fv特性调整部，其根据在电压控制振荡器中能够设定的多个频带中的、由频率差判定部判定为频率差为阈值以下的频带与由频率差判定部判定为频率差超过阈值的频带之间的边界，选择电压控制振荡器的频带来调整fv特性。

优选地，fv特性调整部根据高频侧的边界和低频侧的边界双方，选择多个频带中的任意的频带来调整fv特性。fv特性调整部还优选根据高频侧的边界和低频侧的边界中的任意一方，选择多个频带中的任意的频带来调整fv特性。

本发明的pll电路能够更加适当地设定电压控制振荡器的fv特性。

附图说明

图1是示出pll电路1的结构的图。

图2是示出电压控制振荡器40的一个电路例的图。

图3是示出电压控制振荡器40的fv特性的一例的图。

图4a、图4b、图4c、图4d、图4e是说明周期滑差(cycleslip)的图。

图5是示出频率差判定部60的电路结构例的图。

图6是示出频率差判定部60的电路结构例的图。

图7是示出电压控制振荡器40a的一个电路例的图。

标号说明

1：pll电路；10：相位比较器；20：电荷泵；30：环路滤波器；31：电阻器；32：电容器；33：电容器；34：缓冲器；40、40a：电压控制振荡器；50：分频器；60：频率差判定部；70：fv特性调整部。

具体实施方式

以下，参考附图详细说明用于实施本发明的方式。另外，在附图的说明中，对相同要素标注相同的标号，并省略重复说明。本发明不限于这些例示，而通过权利要求来表示，意在包含与权利要求同等的意思和范围内的所有变更。

图1是示出pll电路1的结构的图。pll电路1具有相位比较器10、电荷泵20、环路滤波器30、电压控制振荡器40、分频器50、频率差判定部60和fv特性调整部70。

电压控制振荡器40包含电感器和电容器，利用这些电感器和电容器的谐振现象，输出具有与从环路滤波器30输入的控制电压值对应的频率的振荡信号。电压控制振荡器40是lc-vco。电压控制振荡器40选择多个频带中的任意的频带，由此，使得输出振荡信号的频率(f)与控制电压值(v)之间的fv特性是可变的。

相位比较器10被输入利用分频器50对从电压控制振荡器40输出的振荡信号进行n分频而得到的信号作为反馈振荡信号，还被输入输入信号。另外，也可以不设置分频器50，在该情况下，从电压控制振荡器40输出的振荡信号成为输入到相位比较器10中的反馈振荡信号。输入到相位比较器10中的输入信号是时钟，或者也可以是嵌入有时钟的数字信号。相位比较器10检测这些反馈振荡信号与输入信号之间的相位差，向电荷泵20输出表示该相位差的相位差信号。

电荷泵20被输入从相位比较器10输出的相位差信号，输出与该相位差信号表示的相位差对应的充放电电流。

环路滤波器30被输入从电荷泵20输出的充放电电流，向电压控制振荡器40输出根据该充放电量而增减的控制电压值vc。环路滤波器30至少包含电容器，与从电荷泵20输出的充放电电流对应地将电荷蓄积到电容器中，输出与该蓄积电荷量对应的控制电压值vc。

频率差判定部60被输入反馈振荡信号和输入信号，判定这些反馈振荡信号与输入信号之间的频率差是否为阈值以下。fv特性调整部70求出能够在电压控制振荡器40中设定的多个频带中的、由频率差判定部60判定为频率差为阈值以下的频带与由频率差判定部60判定为频率差超过阈值的频带之间的边界。然后，fv特性调整部70根据该求出的边界，选择电压控制振荡器40中的频带来调整fv特性。之后叙述频率差判定部60和fv特性调整部70的详细内容。

图2是示出电压控制振荡器40的一个电路例的图。在该图所示的电路例中，电压控制振荡器40包含nmos晶体管m1、m2、电阻器r1、r2、电容器c11～c15、电容器c21～c25、开关sw0～sw2和电感器l。

nmos晶体管m1、m2各自的源极与接地电位端连接。nmos晶体管m1的漏极与nmos晶体管m2的栅极连接。nmos晶体管m2的漏极与nmos晶体管m1的栅极连接。

电容器c11、c12、c22、c21按照该顺序串联地连接，并设置于nmos晶体管m1、m2各自的漏极之间。电容器c12、c22的电容值是可变的。串联地连接的电阻器r1、r2设置于电容器c11、c12之间的连接点与电容器c21、c22之间的连接点之间。对电阻器r1、r2之间的连接点输入电压vr。

电容器c13、开关sw0、电容器c23按照该顺序串联地连接，并设置于nmos晶体管m1、m2各自的漏极之间。电容器c14、开关sw1、电容器c24按照该顺序串联地连接，并设置于nmos晶体管m1、m2各自的漏极之间。电容器c15、开关sw2、电容器c25按照该顺序串联地连接，并设置于nmos晶体管m1、m2各自的漏极之间。

在电容器c13～c15和电容器c23～c25各自的电容值之间例如存在如下所述的关系。c是电容器c13、c23的电容值。

c15＝c25＝2²c

c14＝c24＝2c

c13＝c23＝c

电感器l设置于nmos晶体管m1、m2各自的漏极之间。对电感器l施加电源电压vdd。

利用从fv特性调整部70提供的fv特性控制信号来设定3个开关sw0～sw2各自的接通/断开。fv特性控制信号可以用3比特的数据表示。包含电容器c13～c15和电容器c23～c25的电容器池cbank的整体的电容值对应于fv特性控制信号(即，3个开关sw0～sw2各自的接通/断开设定状态)。对电容器c12、c22之间的连接点输入控制电压值vc。从nmos晶体管m2的漏极输出振荡信号。该输出振荡信号的频率对应于控制电压值vc。此外，fv特性对应于fv特性控制信号。

在该图2所示的结构中，能够在电压控制振荡器40中选择的频带的数量与电容器池cbank的能够设定的电容值的数量相等，为8(＝2³)。通过使电容器池cbank的能够设定的电容值的数量增加，能够使能够在电压控制振荡器40中选择的频带的数量增加。电压控制振荡器40选择多个频带中的任意的频带，由此具有该所选择的频带的fv特性。

图3是示出电压控制振荡器40的fv特性的一例的图。横轴为输入到电压控制振荡器40中的控制电压值vc。纵轴是从电压控制振荡器40输出的振荡信号的频率。在该图中，对于9个频带b1～b9，分别示出输出振荡信号的频率与控制电压值vc之间的fv特性。

此外，在该图中，用实线表示施加了ss的情况下的控制电压值vc的中央值v0，用点划线表示控制电压值vc的变动的范围(v0±δv)。用实线表示施加了ss的情况下的输出振荡信号的频率的中央值f0，用点划线表示输出振荡信号的频率的变动的范围(f0±δf)。

电压控制振荡器40能够利用fv特性控制信号来选择多个频带中的任意的频带，并且依照该所选择的频带的fv特性，输出具有与所输入的控制电压值对应的频率的振荡信号。但是，在任意的频带中，输出振荡信号的频率与控制电压值具有大致线性关系的区域是受限的，在该线性区域的两侧外部存在非线性区域。重要的是因ss引起的变动范围在线性区域内。

在图3所示的9个频带b1～b9中的、两端的频带b1、b9中，因ss引起的变动范围包含非线性区域。在频带b2～b8中，因ss引起的变动范围不包含非线性区域，仅包含线性区域。即，频带b2～b8包含了因ss引起的输出振荡信号的频率的变动的全部范围。在利用fv特性控制信号而选择了频带b2～b8中的任意的频带的情况下，输出振荡信号的频率与输入信号的频率或比特率成线性关系。因此，应该选择频带b2～b8中的任意的频带。

在存在多个包含了因ss引起的输出振荡信号的频率的变动的全部范围的频带的情况下，也可以选择该多个频带中的任意的频带。但是，为了充分地确保vt漂移边际(driftmargin)，优选在多个频带中，还是选择更加适合的频带(在图3的例子中为位于中央的频带b5)。

因此，频率差判定部60被输入反馈振荡信号和输入信号，判定这些反馈振荡信号与输入信号之间的频率差是否在阈值以下。这实质上等价于判定在电压控制振荡器40中选择出的频带是否包含了因ss引起的输出振荡信号的频率的变动的全部范围。

而且，fv特性调整部70求出在电压控制振荡器40中能够设定的多个频带中的、由频率差判定部60判定为频率差在阈值以下的频带与由频率差判定部60判定为频率差超过阈值的频带之间的边界。这实质上等价于求出频带是否包含因ss引起的输出振荡信号的频率的变动的全部范围的边界。fv特性调整部70根据该求出的边界，选择电压控制振荡器40中的适当的频带来调整fv特性。

频率差判定部60通过检测反馈振荡信号与输入信号之间的相位误差超过2π的现象(周期滑差)，能够判定反馈振荡信号与输入信号之间的频率差是否在阈值以下。

图4a、图4b、图4c、图4d、图4e是说明周期滑差的图。横轴是时间。在该图中，从上起依次示出输入信号的上升定时(图4a)、反馈振荡信号的上升定时(图4b)、施加到电荷泵(cp)的电流(图4c)、反馈振荡信号与输入信号之间的原本的相位误差(图4d)和从电荷泵(cp)观察到的相位误差(图4e)。在该图所示的例子中，反馈振荡信号的频率相对于输入信号的频率而言较低，反馈振荡信号的上升定时相对于输入信号的上升定时的延迟逐渐变大，施加到cp的电流量逐渐增多。但是，当反馈振荡信号与输入信号之间的原本的相位误差到达2π而产生周期滑差时，反馈振荡信号的上升定时相对于输入信号的上升定时的延迟在暂时变小之后再次逐渐变大，施加到cp的电流量在暂时变少之后再次逐渐增多。

输入信号的上升定时与反馈振荡信号的上升定时应该交替地出现，但是，如果任意一个信号的上升定时连续出现，则产生周期滑差。频率差判定部60通过检测这样的周期滑差，判定反馈振荡信号与输入信号之间的频率差是否在阈值以下。

图5和图6是示出频率差判定部60的电路结构例的图。图5示出频率差判定部60的电路的前段部分(周期滑差检测部分)，图6示出后段部分(频率差判定部分)。

d触发器(flipflop)111的rn输入端与或非(nor)门133的输出端连接。d触发器111的d输入端被输入h电平的信号。d触发器111按照输入信号inclk的上升定时进行锁存动作。

d触发器112的rn输入端被输入复位指示信号rstn。d触发器112的d输入端与d触发器111的q输出端连接。d触发器112按照输入信号inclk的上升定时进行锁存动作。

与非(nand)门113的一个输入端与d触发器112的qn输出端连接。与非门113的另一个输入端与d触发器115的qn输出端连接。

选择器114的一个输入端与与非门113的输出端连接。选择器114的另一个输入端被输入l电平的信号。选择器114根据从或(or)门134的输出端输出的信号的逻辑电平，从输出端输出与输入到2个输入端中的任意一个输入端中的信号相同的电平的信号。

d触发器115的rn输入端被输入复位指示信号rstn。d触发器115的d输入端与选择器114的输出端连接。d触发器115按照输入信号inclk的上升定时进行锁存动作。

d触发器116的rn输入端被输入复位指示信号rstn。d触发器116的d输入端与d触发器115的q输出端连接。d触发器116按照反馈振荡信号fbclk的上升定时进行锁存动作。

d触发器121的rn输入端与或非门133的输出端连接。d触发器121的d输入端被输入h电平的信号。d触发器121按照反馈振荡信号fbclk的上升定时进行锁存动作。

d触发器122的rn输入端被输入复位指示信号rstn。d触发器122的d输入端与d触发器121的q输出端连接。d触发器122按照反馈振荡信号fbclk的上升定时进行锁存动作。

与非门123的一个输入端与d触发器122的qn输出端连接。与非门123的另一个输入端与d触发器125的qn输出端连接。

选择器124的一个输入端和与非门123的输出端连接。选择器124的另一个输入端被输入l电平的信号。选择器124根据从或门134的输出端输出的信号的逻辑电平，从输出端输出与被输入到2个输入端中的任意一个输入端中的信号相同电平的信号。

d触发器125的rn输入端被输入复位指示信号rstn。d触发器125的d输入端与选择器124的输出端连接。d触发器125按照反馈振荡信号fbclk的上升定时进行锁存动作。

d触发器126的rn输入端被输入复位指示信号rstn。d触发器126的d输入端与d触发器125的q输出端连接。d触发器126按照反馈振荡信号fbclk的上升定时进行锁存动作。

与(and)门131的一个输入端与d触发器111的q输出连接。与门131的另一个输入端与d触发器121的q输出连接。inv门132输出对复位指示信号rstn进行逻辑反转后的信号。或非门133的一个输入端和与门131的输出端连接。或非门133的另一个输入端与inv门132的输出端连接。

或门134的一个输入端与d触发器116的q输出端连接。或门134的另一个输入端与d触发器126的q输出端连接。

或门135的一个输入端与d触发器116的q输出端连接。或门135的另一个输入端与d触发器126的q输出端连接。

d触发器117的rn输入端被输入复位指示信号rstn。d触发器117的d输入端与d触发器116的q输出端连接。d触发器117按照反馈振荡信号fbclk的上升定时进行锁存动作。

d触发器127的rn输入端被输入复位指示信号rstn。d触发器127的d输入端与d触发器126的q输出端连接。d触发器127按照反馈振荡信号fbclk的上升定时进行锁存动作。

d触发器137的rn输入端被输入复位指示信号rstn。d触发器137的d输入端合或门135的输出端连接。d触发器137按照反馈振荡信号fbclk的上升定时进行锁存动作。

inv门141输出对从d触发器137的q输出端输出的信号进行逻辑反转得到的信号。选择器142的一个输入端与inv门141的输出端连接。选择器142的另一个输入端与计数器144的输出端连接。选择器142根据从d触发器143的q输出端输出的信号的逻辑电平，从输出端输出与被输入到2个输入端中的任意一个输入端中的信号相同电平的信号。

d触发器143的rn输入端被输入复位指示信号rstn。d触发器143的d输入端与选择器142的输出端连接。d触发器143按照反馈振荡信号fbclk的上升定时进行锁存动作。

计数器144按照反馈振荡信号fbclk的上升定时进行递增计数动作。计数器144的递增计数动作利用复位指示信号rstn进行初始化，并且，也通过从d触发器137的q输出端输出的信号成为h电平来进行初始化。计数器144输出l电平的信号直到计数值达到某个阈值为止，在计数值达到阈值时，之后输出h电平的信号。

具有这样的电路结构的频率差判定部60的动作如下所述。在动作开始时，利用复位指示信号rstn对全部d触发器和计数器144进行初始化。在初始化状态下，从全部d触发器的q输出端输出的信号为l电平，从全部d触发器的qn输出端输出的信号为h电平，计数器144的计数值为0。

当从d触发器111、121各自的q输出端输出的信号均成为h电平时，与门131的输出信号成为h电平，或非门133的输出信号成为l电平，因此，对d触发器111、121双方进行初始化。

从d触发器111的q输出端输出的信号通过d触发器112，按照输入信号inclk的上升定时进行锁存。从d触发器121的q输出端输出的信号通过d触发器122，按照反馈振荡信号fbclk的上升定时进行锁存。

在输入信号inclk的上升定时和反馈振荡信号fbclk的上升定时交替出现时，从d触发器111、121各自的q输出端输出的信号为l电平，从d触发器112、122各自的qn输出端输出的信号为h电平。此外，从与非门113、123各自的输出端输出的信号为l电平，从选择器114、124各自的输出端输出的信号为l电平，从d触发器115、125各自的qn输出端输出的信号为h电平。

在输入信号inclk的上升定时之后，不出现反馈振荡信号fbclk的上升定时，而连续出现输入信号inclk的上升定时时(即，在反馈振荡信号fbclk延迟的情况下)，由于从d触发器111的q输出端输出的信号为h电平，因此，从d触发器112的qn输出端输出的信号成为l电平。而且，从与非门113的输出端输出的信号成为h电平，从选择器114的输出端输出的信号成为h电平，从d触发器115的qn输出端输出的信号成为l电平，从d触发器115的q输出端输出的信号成为h电平。在之后的反馈振荡信号fbclk的上升定时，从d触发器116的q输出端输出的信号csslow成为h电平。该信号csslow成为h电平表示由于反馈振荡信号fbclk延迟而产生周期滑差。

相反，在反馈振荡信号fbclk的上升定时之后，不出现输入信号inclk的上升定时，而连续出现反馈振荡信号fbclk的上升定时时(即，在反馈振荡信号fbclk提前的情况下)，由于从d触发器121的q输出端输出的信号为h电平，因此，从d触发器122的qn输出端输出的信号成为l电平。而且，从与非门123的输出端输出的信号成为h电平，从选择器124的输出端输出的信号成为h电平，从d触发器125的qn输出端输出的信号成为l电平，从d触发器125的q输出端输出的信号成为h电平。在之后的反馈振荡信号fbclk的上升定时，从d触发器126的q输出端输出的信号csfast成为h电平。该信号csfast成为h电平表示由于反馈振荡信号fbclk提前而产生周期滑差。

当信号csslow或信号csfast成为h电平时，从或门134输出的信号成为h电平，选择器114、124中的输入选择发生变化。由此，信号csslow和信号csfast双方均成为l电平。信号csslow或信号csfast为h电平的期间是反馈振荡信号fbclk的2个周期。

当信号csslow成为h电平时，在之后的反馈振荡信号fbclk的上升定时从d触发器117的q输出端输出的信号成为h电平。从d触发器117的q输出端输出的信号成为h电平表示由于反馈振荡信号fbclk延迟而产生周期滑差。

当信号csfast成为h电平时，在之后的反馈振荡信号fbclk的上升定时从d触发器127的q输出端输出的信号成为h电平。从d触发器127的q输出端输出的信号成为h电平表示由于反馈振荡信号fbclk提前而产生周期滑差。

当信号csslow或信号csfast成为h电平时，从或门135输出的信号成为h电平，在之后的反馈振荡信号fbclk的上升定时从d触发器137的q输出端输出的信号成为h电平。从d触发器137的q输出端输出的信号成为h电平表示产生了周期滑差，不管反馈振荡信号fbclk是提前还是延迟。从d触发器137的q输出端输出的信号为h电平的期间是反馈振荡信号fbclk的2个周期。

当从d触发器137的q输出端输出的信号成为h电平时，计数器144进行初始化，计数器144的计数值成为0。这时，计数器144的计数值未达到阈值，因此，从计数器144输出的信号为l电平，从d触发器143的q输出端输出的信号lock为l电平。在信号lock为l电平的期间内从选择器142输出的信号为从计数器144输出的信号。

计数器144按照反馈振荡信号fbclk的上升定时进行递增计数动作。当在计数器144的计数值达到阈值之前，从d触发器137的q输出端输出的信号再次成为h电平时，计数器144重新进行初始化。因此，该情况下，信号lock为l电平的状态继续。

当在从d触发器137的q输出端输出的信号再次成为h电平之前，计数器144的计数值达到阈值时，从计数器144输出的信号反转为h电平，信号lock反转为h电平。在信号lock为h电平的期间内从选择器142输出的信号是利用inv门141对从d触发器137的q输出端输出的信号进行逻辑反转而得到的信号。

这样，频率差判定部60能够根据信号lock是否为h电平，判定反馈振荡信号fbclk与输入信号inclk之间的频率差是否为阈值以下。计数器144中的阈值相当于与频率差有关的阈值。变更计数器144中的阈值相当于变更作为判断为反馈振荡信号fbclk和输入信号inclk为锁定状态时的基准的、不产生周期滑差期间的长度。不产生周期滑差期间为反馈振荡信号fbclk的周期的10倍相当于反馈振荡信号fbclk与输入信号inclk之间的频率差小于10％。

fv特性调整部70根据频率差判定部60的判定结果，求出反馈振荡信号与输入信号之间的频率差是否在阈值以下的边界，从在电压控制振荡器40中能够设定的多个频带中选择电压控制振荡器40中的适当的频带。边界的计算方法和优选的频带的选择方法可能存在各种方式。以下，以图3所示的9个频带b1～b9为例，说明边界的求出方法和优选的频带的选择方法。

求出边界的第1方法是如下方法：从高频侧向低频侧依次排列的多个频带的一侧起，由频率差判定部60依次判定反馈振荡信号与输入信号之间的频率差是否在阈值以下，由此求出边界。当以图3所示的9个频带b1～b9为例时，由频率差判定部60首先针对频带b1判定为频率差超过阈值，接着针对频带b2判定为频率差在阈值以下，接着分别针对频带b3～b8判定为频率差在阈值以下，最后针对频带b9判定为频率差超过阈值。根据这些判定结果可知，频带b2、b8位于边界。

求出边界的第2方法是如下方法：从高频侧向低频侧依次排列的多个频带的一侧起，由频率差判定部60依次判定频率差是否在阈值以下，并且从另一侧起，由频率差判定部60依次判定频率差是否在阈值以下，由此求出边界。当以图3所示的9个频带b1～b9为例时，由频率差判定部60针对频带b1判定为频率差超过阈值，接着针对频带b2判定为频率差在阈值以下。接下来，由频率差判定部60针对频带b9判定为频率差超过阈值，接着针对频带b8判定为频率差为阈值以下。根据这些判定结果可知，频带b2、b8位于边界。

求出边界的第3方法是如下方法：从高频侧向低频侧依次排列的多个频带的一侧起，由频率差判定部60依次判定频率差是否为阈值以下，从而求出一个边界，然后，由频率差判定部60判定在从位于该边界的频带起往前规定数的频带的前后，频率差是否为阈值以下，从而求出另一个边界。当以图3所示的9个频带b1～b9为例时，由频率差判定部60针对频带b1判定为频率差超过阈值，接着针对频带b2判定为频率差为阈值以下。由此可知频带b2位于一个边界处。然后，由频率差判定部60判定在从该频带b2起往前例如5个的频带b7的前后，频率差是否为阈值以下。即，当由频率差判定部60针对频带b7判定为频率差为阈值以下时，接着针对之前的频带b8判定为频率差为阈值以下，最后针对频带b9判定为频率差超过阈值。由此可知频带b8位于另一个边界处。另外，在由频率差判定部60针对频带b7判定为频率差超过阈值的情况下，按照前面的频带b6、b5、……的顺序判定频率差是否为阈值以下。

选择优选频带的第1方法是根据2个边界(高频侧的边界、低频侧的边界)双方来选择多个频带中的任意的优选频带的方法。当以图3所示的9个频带b1～b9为例时，选择与一个边界(频带b2)和另一个边界(频带b8)中的任意一方充分远离、能够充分地确保vt漂移边际的频带。优选地，选择位于2个边界之间的中央的频带b5。

选择优选频带的第2方法是根据2个边界(高频侧的边界、低频侧的边界)中的任意一方从多个频带中选择任意的优选频带的方法。当以图3所示的9个频带b1～b9为例时，选择与一个边界(频带b2)和另一个边界(频带b8)中的任意一方充分远离、能够充分地确保vt漂移边际的频带。另外，在求出上述的边界的第1～第3方法中，求出了2个边界(b2、b8)，但是，也可以在与选择该优选频带的第2方法相组合的情况下，仅求出任意一个边界。

如上所述，本实施方式的pll电路1能够更加适当地设定电压控制振荡器40的fv特性。

上面对使用lc-vco作为电压控制振荡器的情况进行了说明。但是，本发明还能够应用于在图1所示的pll电路1中使用包含有环形振荡器的电压控制振荡器的情况，所述环形振荡器是将具有根据所输入的控制电压值vc而设定的延迟的多个延迟元件环状地连接起来而构成的。该电压控制振荡器利用该环形振荡器的振荡现象，输出具有与控制电压值vc对应的频率的振荡信号。该电压控制振荡器也通过选择多个频带中的任意的频带，使得频率与控制电压值之间的fv特性是可变的。

一般而言，与如上所述的lc-vco相比，包含环形振荡器的电压控制振荡器的fv特性的斜率大，容易充分地确保vt漂移边际。另一方面，包含环形振荡器的电压控制振荡器具有使高速动作时的抖动变大的趋势。该电压控制振荡器能够在容许较大的抖动的几gbps左右的系统中施加较大的ss，因此是优选的。

图7是示出电压控制振荡器40a的一个电路例的图。电压控制振荡器40a能够在图1所示的pll电路1中，被使用来替代电压控制振荡器40。在该图所示的电路例中，电压控制振荡器40a包含环形振荡器ro、电流镜电路cm、电流组(currentbank)电路cb和作为控制开关的nmos晶体管m30。

环形振荡器ro具有将多个(在该图中为7个)延迟元件d1～d7环形地连接起来的结构。延迟元件d1～d7可以为逆变器电路，也可以为差动缓冲器。利用从电流镜电路cm施加的驱动电流iro来设定延迟元件d1～d7各自的延迟。

电流镜电路cm包含pmos晶体管m33、pmos晶体管m34、放大器a30、电容器c30和电阻器r30。pmos晶体管m33、m34各自的源极被输入电源电压vdd。pmos晶体管m33的漏极与放大器a30的非反转输入端子连接。pmos晶体管m34的漏极与放大器a30的反转输入端子连接，并且分别对环形振荡器ro的延迟元件d1～d7施加驱动电流。放大器a30的输出端子与pmos晶体管m33、m34各自的栅极连接，此外，经由电容器c30以及电阻器r30与pmos晶体管m33的漏极连接。

电流组电路cb包含相互并列地设置的多个(在该图中为3个)单元u1～u3。各单元包含开关sw30、nmos晶体管m31、nmos晶体管m32、电容器c31和电容器c32。nmos晶体管m31的漏极经由开关sw30与pmos晶体管m33的漏极连接。nmos晶体管m31的源极与nmos晶体管m32的漏极连接。nmos晶体管m32的源极被设为接地电位。电容器c31的一端与nmos晶体管m31的栅极连接，电容器c31的另一端被设为接地电位。电容器c32的一端与nmos晶体管m32的栅极连接，电容器c32的另一端被设为接地电位。nmos晶体管m31的栅极被输入偏置电压vb1。nmos晶体管m32的栅极被输入偏置电压vb2。根据fv特性控制信号的值来设定各单元u1的开关sw30的接通/断开的状态。

作为控制开关的nmos晶体管m30的漏极与pmos晶体管m33的漏极连接。nmos晶体管m30的源极被设为接地电位。nmos晶体管m30的栅极被输入控制电压值vc。

在该电压控制振荡器40a中，利用fv特性控制信号来设定电流组电路cb的3比特的开关sw30的接通/断开，由此，设定在电流组电路cb中流过的电流的量idig。通过该电流量idig的设定，设定在电流镜电路cm的pmos晶体管m33、m34中分别流过的电流的量iro，设定从pmos晶体管m34的漏极分别施加给环形振荡器ro的延迟元件d1～d7的驱动电流的量iro。由此选择频带。

此外，在电压控制振荡器40a中，利用被施加给作为控制开关的nmos晶体管m30的栅极的控制电压值vc，来调整在该nmos晶体管m30中流过的电流的量iana。通过调整该电流量iana，调整分别施加给环形振荡器ro的延迟元件d1～d7的驱动电流的量iro。由此，调整为与控制电压值vc对应的振荡频率。

另外，本实施方式的pll电路能够应用于电视接收器和监视器装置等显示装置中使用的显示器·接口、以及照相机和摄像机等摄像装置中使用的照相机·接口等传输高精细度的影像信号的影像传输接口。一般而言，在使用如上所述的影像传输接口的电子设备中，为了减轻其重量而不用金属覆盖表面，另一方面，为了抑制总的成本，也无法严密地对基板、线缆进行电磁屏蔽。因此，为了减少电磁波对人体、周边的电子设备的影响，求出与其他通信接口相比较大的调制强度(±1％以上)的ss时钟。由于能够更加适当地设定本实施方式的pll电路、电压控制振荡器的fv特性，所以，即使应用于如上所述的影像传输接口，也能够生成与其他通信接口相比较大的调制强度(±1％以上)的ss时钟，以减少电磁波对人体、周边的电子设备的影响。

如以上所说明的那样，图1所示的pll电路具有：相位比较器10，其具有输入信号用的第1输入端子和第2输入端子；电荷泵20，其具有与相位比较器10的输出端子连接的输入端子；环路滤波器30(低通滤波器)，其具有与电荷泵20的输出端子连接的输入端子；电压控制振荡器40，其具有与环路滤波器30的输出端子连接的输入端子、谐振用的电容器组(图2的电容器组(cbank)和电容器c11、c12、c21、c22)、以及电容器组的电容值的控制端子(被输入来自fv特性调整部70的信号的端子)；分频器50，其具有与电压控制振荡器40的输出端子连接的输入端子和与所述第2输入端子连接的输出端子；频率差检测器(frequencydifferencedetector)(频率差判定部60)，其具有与相位比较器10的第1输入端子和第2输入端子分别连接的第1输入端子和第2输入端子；以及电容调整器(capacitanceadjuster)(fv特性调整部70)，其具有与该频率差检测器的输出端子连接的输入端子和与电压控制振荡器40的电容值用的上述控制端子连接的输出端子。

频率差判定部60(图5)是频率差检测器，包括相位差检测器，准确地说，在频率差检测器的输出端子上连接检测滑边(slipedge)的触发器137(边缘检测器(edgedetector))，并具有计数器144，该计数器144与触发器137的输出端子连接。电容调整器根据计数器144的输出，依照上述的算法，输出对电容调整用的开关的接通和断开进行控制的多个比特(在上例子中为3比特)的数字信号。电容调整器例如可以由具有存储有上述的算法的存储器的8比特的微型计算机(逻辑电路)构成。

图2所示的电压控制振荡器40为lc-vco，因此包含lc储能(tank)电路。即，电感器l与该图中的电容器组谐振，构成lc谐振器(lc储能电路)。在电压控制振荡器40内有助于谐振的电容器的电容值(合成电容值)c决定电感器l的电感值l和谐振频率。在一般的lc电路中，通过谐振频率f＝1/(2π(lc)^0.5)来提供，因此，如果对开关sw0、sw1、sw2进行控制，并对合成电容值c进行控制，则能够对vco的输出信号(振荡信号)的谐振频率进行控制。

图7所示的电压控制振荡器40a(40)包含环形振荡器ro，环形振荡器ro的谐振频率取决于在电流组电路cb中有助于谐振的电容器的电容值(合成电容值)。如果对开关sw30进行控制，并对电流组电路cb中的合成电容值c进行控制，则能够对vco的输出信号(振荡信号)的谐振频率进行控制。