利用二极管补偿电容的功率放大器的制作方法

本发明属于电子技术领域，更进一步涉及射频集成电路技术领域中的一种利用二极管补偿电容的功率放大器电路。本发明可以在手机、gps、无线局域网的射频发射机中，用于放大上变频之后的射频信号的功率。

背景技术：

射频功率放大器是无线发射机中的核心模块之一，它的作用是放大上变频之后的射频信号的功率，传输给外部负载。传统功率放大器采用共源结构实现功率放大，但存在功率附加效率低、线性度差、占用芯片面积大等不足之处。为了无线通信系统的信号质量更高，功耗更低，功率放大器必须具有线性度和功率附加效率高的特点。

许定华在其发表的论文“130nm无线cmos的基本模块的研究与设计”(中国科学技术大学，电子科学与技术专业的硕士论文，2018年5月)中公开了一种推挽结构的功率放大器。该电路采用两级放大的结构，用一组pmos和nmos管代替原电路的nmos管，让两管均保持深ab类工作状态。该电路虽然功率附加效率高，但是，电路仍然存在的不足之处是，由于电路两级间直接耦合，且器件寄生效应大，功率放大器电路非线性效应强，线性度较差。

吕航在其发表的论文“12m-1ghz微波宽带功率放大器设计”(电子科技大学，电子与通信工程专业硕士论文，2013年，6月)中公开了一种12m-1ghz微波宽带功率放大器。该电路采用两级功率放大器结构,利用ads仿真软件设计宽带功率放大器的匹配电路和增益补偿电路。该电路虽然能够稳定工作，且增益平坦度不错，但是，该电路存在的不足之处是，由于两级电路间能量传输效率低，且功率放大器中晶体管源极节点电压变化时，其寄生电容要从电源汲取额外的电流的问题功率附加效率太低，会导致发射机系统功耗太大。

南通大学在其申请的专利文献“一种偏置电流可调节的功率放大器”(申请号201220278344.5公开号cn202634371u)中公开了一种偏置电流可调节的功率放大器。该电路采用两级共源放大的结构，并用两个偏置电路来调节功率晶体管的工作模式。该电路虽然功率附加效率性能较好，但是，该电路存在的不足之处是，由于用两个额外的偏置电路来调节功率晶体管的偏置，会使芯片面积较大，且电路中非线性效应强，所以线性度较差。

技术实现要素：

本发明的目的在于针对上述现有技术存在的不足，提供一种利用二极管补偿电容的功率放大器电路，解决现有功率放大器中线性度差，功率附加效率低的问题。

实现本发明目的的思路是，解决输出级放大电路中的功率管的栅源电容随输入信号变化的问题来降低电路中的非线性效应。另外希望通过改变传统功率放大器中输出级的输入调谐网络的结构提高传输效率，并且克服输出级放大电路共源共栅晶体管源极的寄生电容需要额外汲取电流的问题来提高功率放大器的能量转化效率。

本发明包括驱动级放大电路、输出级放大电路、输出级的输入调谐电路、线性度电路、输入阻抗匹配电路和输出阻抗匹配电路；所述驱动级放大电路的信号输出端与输出级的输入调谐电路的输入端连接，所述输出级的输入调谐电路的输出端与输出级放大电路的输入端连接，所述线性度电路的输出端与所述输出级放大电路的输入端连接。

所述输出级的输入调谐电路由第三电容、第六电感组成的lc串联结构并联在输出晶体管的栅极，第二电容的两端分别连接在驱动级放大电路输出端和输出级放大电路的输入端；所述线性度提高电路由第三电阻的两端分别连接在第四晶体管基极和漏极组成二极管结构，其源极接在第二晶体管的基级，第二电阻的两端分别连接在直流偏置电压输入端和第四晶体管基极；所述输出级放大电路中第三电感和第四电容组成串联lc结构，其两端分别连接在输出级功率管的漏极和源极。

与现有技术相比本发明具有以下优点：

第1，本发明通过将输出级的输入调谐电路中的第三电容、第六电感组成的lc串联结构并联在输出晶体管的栅极，用于降低信号从驱动级到输出级的传输效率对交流耦合电容和驱动级漏端电感的要求，从而克服了现有技术中功率放大器中两级电路间能量传输率低的问题，使得本发明具有功率附加效率高的优点。

第2，本发明通过增加了线性度电路，该电路的第三电阻的两端分别连接在第四晶体管基极和漏极组成二极管结构，其源极接在第二晶体管的基级，用于补偿输出级放大电路中的功率管的电容，使本发明总体的电容值相对保持恒定，从而克服了现有技术中功率放大器非线性效应强的问题，使得本发明具有线性度高的优点。

第3，本发明通过在输出级放大电路中用第三电感和第四电容组成串联lc结构，两端分别连接在输出级功率管的漏极和源极，用于谐振时电感和共源共栅晶体管的源极寄生电容储存的能量相互交换，从而克服了现有技术中功率放大器中共源共栅晶体管源极节点电压变化时，其寄生电容要从电源汲取额外的电流的问题，使得本发明具有功率附加效率高的优点。

附图说明

图1为本发明的电路原理图；

图2为本发明的仿真图。

具体实施方式

下面结合附图对本发明做进一步的描述。

参照图1，对本发明的具体电路作进一步的描述。

本发明包括驱动级放大电路1、输出级放大电路2、输出级输入调谐电路3、线性度电路4、输入阻抗匹配电路5和输出阻抗匹配电路6。

所述驱动级放大电路1中的信号输出端与输出级的输入调谐电路3的输入端连接，所述输出级的输入调谐电路3的输出端与输出级放大电路2的输入端连接，所述线性度电路4的输出端与所述输出级放大电路2的输入端连接。

所述驱动级放大电路1的驱动级功率管m1源极接地、漏极连接扼流圈电感l1，扼流圈电感l1的另一端接电源电压vdd，第一电阻r1的两端分别连接在直流偏置电压输入端vbias1和驱动级功率管m1栅极，射频信号连接与输入阻抗匹配电路5的输入端连接，输入阻抗匹配电路5的输出端连接在驱动级功率管m1栅极。

所述输出级放大电路2中的扼流圈电感l2的两端分别连接在电源输入端vdd和共源共栅晶体管m3的漏级，共源共栅晶体管m3的栅极和源极分别与电源输入端vdd和输出级功率管m2的漏极连接；输出级功率管m2的基级和漏极为输出级放大电路2的输入级和输出级。

所述输出级的输入调谐电路3由第三电容c3、第六电感l6组成的lc串联结构并联在输出晶体管的栅极，第二电容c2的两端分别连接在驱动级放大电路1输出端和输出级放大电路2的输入端；

所述线性度电路4由第三电阻r3的两端分别连接在第四晶体管m4基极和漏极组成二极管结构，其源极接在第二晶体管的基级，第二电阻r2的两端分别连接在直流偏置电压输入端vbias2和第四晶体管m4基极；所述输出级放大电路2中共源共栅电感l3和隔直电容c4组成串联lc结构，两端分别连接在输出级功率管m2的漏极和源极。

所述输入阻抗匹配电路5中的第四电感l4的一端接射频信号的输入，另一端经第一电容c1与驱动级功率管m1栅极连接，所述第五电感l5一端连接于第四电感l4和第一电容c1的连结点、另一端接地。

所述输出阻抗匹配电路6中的第六电容c6的一端与第五电容c5和第七电感l7的连结点相连，另一端接地；所述第七电容c7的一端与输出级放大电路2的输出端相连，另一端接地；第五电容c5的两端分别与共源共栅晶体管m3的漏极和第七电感l7连接。

本发明电路中的各元件均由0.18μm特征尺寸的cmos工艺实现，形成射频无线发射机中的功率放大器模块。

本发明的工作原理如下：

驱动级放大电路1中的输入的是一个小功率信号，因此将驱动级电源电压vdd设置为较低的1.8v电压；为了保证输出级放大电路2中输出端的输出功率足够大，将输出级电源电压vdd设置为较高的3.3v电压。然后调整vbias1和vbias2使m1和m2管的导通角为180度到360度之间，即工作在ab类工作模式。这样可以提高功率放大器的功率附加效率。

输出级放大电路2采用了共源共栅结构，能够使晶体管的击穿电压的压力得到减缓，使功率放大器输出电压的摆幅得到增大，这样在同等输出功率下，晶体管的电流会大大降低，有利于提高功率放大器的效率，减小晶体管的尺寸从而减少芯片面积。在采用共源共栅晶体管的电路中，有很大的寄生电容存在于共源共栅晶体管m3的源极，当这些节点出现电压波动时，节点寄生电容需要从电源汲取额外的电流，影响了功率放大器的效率。在这些节点加上并联到地的电感l3，使谐振时电感和共源共栅晶体管的源极寄生电容储存的能量相互交换，寄生节点电容充放电不用从电源汲取额外的电流，从而可以提高功率放大器的效率。由于电感是直流短路的，因此需要串联一个隔直电容c4来使晶体管的直流工作点不受影响。

驱动级和输出级之间都通过一个电容来进行耦合，但由于输出级功率放大器的晶体管的尺寸都比较大，使驱动级的电容负载变的很大，如果要保证信号从驱动级到输出级的损失控制在一个合理的范围，那么这个交流耦合电容要取到一个非常大的值，往往很难集成在电路上。在本发明中，输出级的输入调谐电路3中输出级功率管m2栅极并联了一个lc串联网络，这个电感l6具有感抗特性，能够部分抵消输出级功率晶体管栅电容引入的容抗，同样为了不影响晶体管的直流工作点，串联一个隔直电容c3，这样lc串联网络和输出级功率晶体管栅电容的组合结构可以等效为一个小电容，使交流耦合电容的值和驱动级的漏端电感可以取到一个可以较小的数值，从而能够大大提高信号从驱动级到输出级的传输效率。

线性度提高电路4中r3为限流电阻，当驱动电压处于负半周期，m4关断，不影响m2栅极的对地电容，当驱动电压处于负半周期时，m4和输出级功率管m2的栅源电容大小变化方向相反，这样电路中这个点的总电容相对恒定，降低了晶体管的非线性效应，从而提高功率放大器的线性度。

输入阻抗匹配电路5采用l型匹配结构，实现输入阻抗到50欧姆的阻抗变换，与输入信号源形成共轭匹配，从而实现了最大功率传输。

输出阻抗匹配电路6采用π型匹配结构，实现负载线匹配，使晶体管的输出电流和承受电压同时能够达到最大限制，从而使负载上得到最大功率。另外，由于输出晶体管存在较大的寄生电容，π型匹配结构能够将寄生电容吸收进匹配网络。而且传统功率放大器的输出电流中包含各次谐波成分，π型匹配结构还可以将谐波短路到地。

下面结合仿真实验对本发明的效果作进一步的描述。

本发明仿真实验的电路元件采用0.18μmcmos工艺，在linux操作系统下，在cadence软件中搭建本发明仿真电路。

本发明的仿真是采用用spectrerf仿真工具，对本发明的仿真电路分别进行线性度仿真和功率附加效率仿真。在这两个仿真实验中，基频设置为2.4ghz,射频输入信号功率pin扫描范围设置为-30dbm～30dbm。

图2是本发明的仿真结果图，图2(a)为本发明的线性度仿真实验得到的输入1db压缩点曲线图，图2(a)中的横坐标轴代表射频输入信号功率，纵坐标轴代表输出信号功率。图2(a)中两条曲线分别为理想输出功率和实际输出功率的曲线，两条曲线的交点即为本功率放大器的输入1db压缩点。由图2(a)可见，交点的横坐标为6.65531dbm，表示本功率放大器的输入1db压缩点为6.65531dbm。

图2(b)为本发明的功率附加效率仿真实验得到的功率附加效率仿真曲线图,图2(b)中的横坐标轴代表射频输入信号功率，纵坐标轴代表功率附加效率。由图2(b)可见，在1db压缩点处，本发明的功率附加效率为35.7858％。

以上仿真结果表明：本发明性能较为优秀，能够同时具有良好的线性度和较高的功率附加效率。