电路基板及其制造方法与流程

本发明涉及一种电路基板及其制造方法，特别是涉及具有多层配线结构的电路基板及其制造方法。

背景技术：

作为具有多层配线结构的电路基板，已知有专利文献1中记载的电路基板。专利文献1中记载的电路基板在内部嵌入有半导体ic，在俯视时不与半导体ic重叠的位置设置有连接上下的导体层的通孔导体。

现有技术文献

专利文献

专利文献1：日本特开2013-229548号公报

技术实现要素：

发明所要解决的技术问题

然而，由于专利文献1记载的电路基板因为嵌入通孔导体的通孔的内壁的角度接近于垂直，所以在通孔的边缘部分导体层的膜厚变薄或在该部分有可能产生断线。为了解决这样的问题，只要缓和通孔的内壁的锥角即可，但该情况下，由于通孔的占有面积增大，所以产生妨碍高密度安装的问题。

因此，本发明的目的在于，提供一种实现高密度安装，并且提高了通孔导体的连接可靠性的电路基板。

用于解决技术问题的手段

基于本发明的一个方面提供的电路基板，其特征在于，具备：第一及第二导体层；绝缘层，其位于第一导体层和第二导体层之间；通孔导体，其形成于贯通绝缘层设置的通孔的内部，并连接第一导体层和第二导体层，通孔具有沿深度方向直径缩小的形状，通孔包括位于第一导体层侧的第一区间和位于第二导体层侧的第二区间，第一区间的每单位深度的直径的缩小量大于第二区间的每单位深度的直径的缩小量。

根据本发明，由于缓和位于通孔的第一区间的端部的边缘的角度，所以可提高通孔导体的连接可靠性。

在本发明中，第一区间也可以是随着深度位置变深，从而每单位深度的直径的缩小量增加的形状。据此，能够增大通孔的体积。

本发明的电路基板也可以是，还具备嵌入绝缘层的半导体ic，半导体ic的厚度小于第二区间的深度，且半导体ic的深度位置在第二区间的范围内。由此，因为能够将半导体ic更接近通孔配置，所以能够实现高密度安装。

本发明其它方面提供的电路基板，嵌入有电子部件，其特征在于，具备：绝缘层，其覆盖电子部件的端子电极；导体层，其夹着绝缘层覆盖电子部件；以及通孔导体，其形成于贯通绝缘层而设置的通孔的内部，并且连接端子电极和导体层，通孔具有沿深度方向直径缩小的形状，通孔包括位于导体层侧的第一区间和位于端子电极侧的第二区间，第一区间的每单位深度的直径的缩小量大于第二区间的每单位深度的直径的缩小量。

在本发明中，由于缓和位于通孔的第一区间的端部的边缘的角度，所以可提高通孔导体的连接可靠性。

本发明提供的电路基板的制造方法，其特征在于，具备下述工序：准备包括第一及第二导体层、位于第一导体层和第二导体层之间的绝缘层的结构体，通过对第一导体层布置图案，从而形成使绝缘层的一部分露出的开口部的工序；通过在开口部的中心部分进行激光加工，从而形成贯通绝缘层的通孔的工序；在进行激光加工后，将第一导体层作为掩模进行喷砂加工，从而扩大通孔的上部的直径的工序；和通过在通孔的内部形成通孔导体，连接第一导体层和第二导体层的工序。

根据本发明，由于进行了激光加工和喷砂加工两阶段加工，所以可形成第一区间和第二区间的形状不同的通孔。由此，由于位于通孔的第一区间的端部的边缘的角度被缓和，所以可提高通孔导体的连接可靠性。

发明效果

这样，根据本发明，可提供一种实现高密度安装，并且提高了通孔导体的连接可靠性的电路基板及其制造方法。

附图说明

图1是用于说明本发明的第一实施方式的内置半导体ic电路基板100的结构的示意截面图。

图2是表示将内置半导体ic电路基板100安装在主板10的状态的示意截面图。

图3是用于说明通孔253a的形状的示意截面图。

图4是用于说明变形例的通孔253a的形状的示意截面图。

图5是用于说明通孔253a和半导体ic300的位置关系的示意截面图。

图6是用于说明内置半导体ic电路基板100的制造方法的工序图。

图7是用于说明内置半导体ic电路基板100的制造方法的工序图。

图8是用于说明内置半导体ic电路基板100的制造方法的工序图。

图9是用于说明内置半导体ic电路基板100的制造方法的工序图。

图10是用于说明内置半导体ic电路基板100的制造方法的工序图。

图11是用于说明内置半导体ic电路基板100的制造方法的工序图。

图12是用于说明内置半导体ic电路基板100的制造方法的工序图。

图13是用于说明内置半导体ic电路基板100的制造方法的工序图。

图14是用于说明内置半导体ic电路基板100的制造方法的工序图。

图15是用于说明内置半导体ic电路基板100的制造方法的工序图。

图16是用于说明内置半导体ic电路基板100的制造方法的工序图。

图17是用于说明内置半导体ic电路基板100的制造方法的工序图。

图18是用于说明本发明的第二实施方式的内置薄膜电容器电路基板200的结构的示意截面图。

图19是用于说明内置薄膜电容器电路基板200的制造方法的工序图。

图20是用于说明内置薄膜电容器电路基板200的制造方法的工序图。

图21是用于说明内置薄膜电容器电路基板200的制造方法的工序图。

图22是用于说明内置薄膜电容器电路基板200的制造方法的工序图。

符号说明

10……主板

11、12……焊盘图案(landpattern)

20……焊料(solder)

100……内置半导体ic电路基板

101……内置半导体ic电路基板的下表面

102……内置半导体ic电路基板的上表面

111～114……绝缘层

113a、113b、114a、114b、261～265、271、272……开口部

121、122……阻焊剂(solderresist)

130……铸模树脂(moldresin)

200……内置薄膜电容器电路基板

211、212、221～224、231、241～243……配线图案

251～256……通孔导体

253a、255a、256a……通孔

300……半导体ic

321……再配线层

321a、321b……再配线图案

322……保护膜

400……电子部件

401……端子电极

402……焊料

500……薄膜电容器

501、502……端子电极

600……半导体ic

601～605……焊盘电极

602……焊盘电极

606……焊料

c……通孔

e1、e2……外部端子

l……焊盘图案

l1～l4……导体层

s1、s2……区间

具体实施方式

以下，参照附图，对本发明的优选的实施方式进行详细说明。

＜第一实施方式＞

图1是用于说明本发明的第一实施方式的内置半导体ic电路基板100的结构的示意截面图。

如图1所示，本实施方式的内置半导体ic电路基板100具有4层绝缘层111～114、位于绝缘层111～114的各表面的导体层l1～l4。虽然没有特别限定，但位于最上层的绝缘层111及位于最下层的绝缘层114也可以是在玻璃纤维等芯材中浸渍了环氧树脂等树脂材料的芯层。与之相对，绝缘层112、113也可以是由不含玻璃纤维布等芯材的树脂材料构成的。特别是绝缘层111、114的热膨胀系数优选小于绝缘层112、113的热膨胀系数。

位于最下层的绝缘层114及形成于其表面的导体层l1的一部分也可以由阻焊剂121覆盖。同样，位于最上层的绝缘层111及形成于其表面的导体层l4的一部份也可以由阻焊剂122覆盖。虽然没有特别限定，但阻焊剂121构成内置半导体ic电路基板100的下表面101，阻焊剂122构成内置半导体ic电路基板100的上表面102。在本实施方式中，在内置半导体ic电路基板100的上表面102也可以搭载电子部件400。电子部件400也可以是电容器或感应器等被动元件。电子部件400由覆盖内置半导体ic电路基板100的上表面102的铸模树脂130密封。图1仅表示了1个电子部件400，但也可以搭载更多的电子部件400。

如图1所示，本实施方式的内置半导体ic电路基板100具有嵌入绝缘层113的半导体ic300。半导体ic300以设置有焊盘电极的主面朝向下表面101侧，背面朝向上表面102侧的方式嵌入。详细后述，在半导体ic300的主面上设置有与焊盘电极连接的再配线层321。再配线层321含有再配线图案321a、321b。图1中仅图示了一个半导体ic300，但也可以嵌入两个以上的半导体ic300。

导体层l1含有配线图案211、212。配线图案211、212中未被阻焊剂121覆盖的部分构成内置半导体ic电路基板100的外部端子e1、e2。其中，外部端子e1在半导体ic300中用作赋予电源电位(典型的是接地电位)的端子。在内置半导体ic电路基板100上设置有多个外部端子e2，它们被用作信号端子、电源端子或虚设端子。

导体层l2含有配线图案221、222。其中，配线图案221经由贯通绝缘层114而设置的多个通孔导体251与导体层l1的配线图案211连接。图1中仅图示了两个通孔导体251，但实际上可以设置更多个通孔导体251。如图1所示，配线图案221与半导体ic300的再配线图案321a大面积接触。另外，配线图案222与半导体ic300的再配线图案321b连接，并且经由贯通绝缘层114而设置的通孔导体252与导体层l1的配线图案212连接。

导体层l3包含配线图案231。配线图案231的一部分经由贯通绝缘层112、113而设置的多个通孔导体253与导体层l2的配线图案222连接。通孔导体253配置于俯视时不与半导体ic300重叠的位置。

导体层l4包含配线图案241、242。其中，配线图案242经由贯通绝缘层111而设置的多个通孔导体254与导体层l3的配线图案231连接。另外，配线图案242中未被阻焊剂122覆盖的部分构成焊盘图案l。焊盘图案l经由焊料402与电子部件400的端子电极401连接。

图2是表示将本实施方式的内置半导体ic电路基板100安装于主板10的状态的示意截面图。如图2所示，内置半导体ic电路基板100以下表面101与主板10相对的方式搭载，设置于主板10的焊盘图案11、12和内置半导体ic电路基板100的外部端子e1、e2经由焊料20分别连接。

图3～图5是连接导体层l2和导体层l3的通孔导体的详细截面图。嵌入有通孔导体253的通孔253a具有沿深度方向直径缩小的形状，并且位于导体层l2侧的区间s1的形状、位于导体层l3侧的区间s2的形状也可以互不相同。在图3所示的例子中，与区间s1相比，区间s2一方的通孔253a的内壁的角度接近于垂直。换句话说，区间s1中的每单位深度的直径的缩小量大于区间s2中的每单位深度的直径的缩小量。如果将通孔253a形成为这样的形状，则区间s1的内壁和绝缘层113的表面形成的角度θ1变大，因此，提高通孔253a的边缘部分中的导体层l2的覆盖率，结果是提高通孔导体253的连接可靠性。

与此相对，如用虚线c所示，在通孔253a的整体具有与区间s2相同的形状的情况下，通孔253a的边缘部分的角度θ2变小，该部分的导体层l2的镀膜厚度变薄或在该部分有可能产生断线。这种问题通过将通孔253a形成为上述的形状从而可以解决。另外，图3所示的形状是从导体层l2侧形成通孔253a的情况下获得的形状，在从导体层l3侧形成通孔253a的情况下，区间s1和区间s2的上下位置与图3相反。

区间s1的形状也可以如图4所示弯曲。即，也可以是随着深度位置加深，区间s1中的每单位深度的直径的缩小量增加的形状。由此，可增大通孔253a的体积。

另外，如果将通孔253a设为图3或图4所示的形状，则如图5所示，能够缩短半导体ic300和通孔253a的距离，由此，可使内置半导体ic电路基板100的平面尺寸小型化。即，如用虚线d所示，在固定通孔253a的上端的直径且将内壁做成为直线的情况下，不能将半导体ic300配置在图5所示的位置，需要配置在远离通孔253a的位置，与之相对，如果将通孔253a设为图3或图4所示的形状，则可将半导体ic300更趋近通孔253a配置。为了获得这样的效果，只要将半导体ic300的厚度薄型化为小于区间s2的深度，并且将半导体ic300的深度位置设定在区间s2的范围内即可。

接着，对本实施方式的内置半导体ic电路基板100的制造方法进行说明。

图6～图17是用于说明本实施方式的内置半导体ic电路基板100的制造方法的工序图。

首先，如图6所示，准备在包含玻璃纤维等芯材的绝缘层111的两面贴合由cu箔等而成的导体层l3、l4而构成的基材(工作板，workboard)，即双面ccl(铜箔层压板，coppercladlaminate)。绝缘层111中所含的芯材的厚度为确保便于处理的适度的刚性而期望为40μm以上。此外，对于导体层l3、l4的材质没有特别限制，除上述的cu以外，可举出例如au、ag、ni、pd、sn、cr、al、w、fe、ti、sus材等金属导电材料，这些材料之中，从导电率及成本的观点来看，优选使用cu。对于后述的其它的导体层l1、l2也同样。

另外，用于绝缘层111的树脂材料只要可成形为片状或薄膜状的就没有特别限制可以使用，除玻璃环氧树脂以外，可以使用例如乙烯基苄基树脂、聚乙烯基苄基醚化合物树脂、双马来酰亚胺三嗪树脂(bt树脂)、聚苯醚(polypheyleneether，polyphenyleneoxide)树脂(ppe、ppo)、氰酸酯树脂、环氧+活性酯固化树脂、聚苯撑醚树脂(聚亚苯基氧化物树脂)、固化性聚烯烃树脂、苯并环丁烯树脂、聚酰亚胺树脂、芳香族聚酯树脂、芳香族液晶聚酯树脂、聚苯硫醚树脂、聚醚酰亚胺树脂、聚丙烯酸酯树脂、聚醚醚酮(peek)树脂、氟树脂、环氧树脂酚醛树脂或苯并噁嗪树脂的单体，或者向这些树脂中添加了二氧化硅、滑石粉、碳酸钙、碳酸镁、氢氧化铝、氢氧化镁、硼酸铝晶须、钛酸钾纤维、氧化铝、玻璃鳞片、玻璃纤维、氮化钽、氮化铝等的材料，另外，在这些树脂中添加了含有镁、硅、钛、锌、钙、锶、锆、锡、钕、钐、铝、铋、铅、镧、锂及钽中至少一种的金属的金属氧化物粉末的材料，从电特性、机械特性、吸水性、抗回流性等观点来看，可以适当选择使用。另外，作为包含于绝缘层111的芯材，可举出配合了玻璃纤维、芳香族聚酰胺纤维等树脂纤维等的材料。对于后述的其它的绝缘层112～114也同样。

接着，如图7所示，例如使用光刻法等公知的手法，通过对导体层l3布置图案，从而形成配线图案231。另外，以嵌入配线图案231的方式在绝缘层111的表面通过真空压接等层叠例如未固化(b级状态)的树脂片材等，由此形成绝缘层112。

接着，如图8所示，在绝缘层112上载置半导体ic300。半导体ic300以面朝上(faceup)方式搭载，以使再配线图案321a、321b露出的主面朝向上侧。如上所述，可以将半导体ic300薄型化。具体而言，半导体ic300的厚度例如为200μm以下，优选为50～100μm左右。该情况下，在成本上，期望在晶圆的状态下对于多个半导体ic300一并进行加工，加工顺序可以对背面进行磨削，之后通过切割而分离为个体的半导体ic300。作为其它的方法，在通过抛光处理减薄之前通过进行切割裁断分离或半切割等成为个体的半导体ic300的情况下，也可以在通过热固化性树脂等覆盖半导体ic300的主面的状态下对背面进行抛光。因此，绝缘膜磨削、电子部件背面磨削、切割的顺序是多种多样的。另外，作为半导体ic300的背面的磨削方法，可举出蚀刻、等离子处理、激光处理、喷砂加工、通过研磨机的抛光、抛光轮抛光、药品处理等的粗面化方法。根据这些方法，不仅能够将半导体ic300薄型化，而且还可提高对绝缘层112的密合性。

接着，如图9所示，以覆盖半导体ic300的方式形成绝缘层113及导体层l2。绝缘层113的形成优选例如涂布未固化或半固化状态的热固化性树脂后，在未固化树脂的情况下对其进行加热使其半固化，进而使用冲压方式与导体层l2一起固化成形。绝缘层113优选不含妨碍半导体ic300的嵌入的纤维的树脂片。由此，绝缘层113、和导体层l2、绝缘层112及半导体ic300的密合性提高。

接着，如图10所示，通过使用例如光刻法等公知的方法利用蚀刻去除导体层l2的一部分，从而形成使绝缘层113露出的开口部261～263。其中，开口部261形成于与再配线图案321a重叠的位置，开口部262形成于与再配线图案321b重叠的位置，开口部263形成于不与半导体ic300重叠且与导体层l3的配线图案231重叠的位置。在此，开口部261的直径小于再配线图案321a的平面尺寸，由此，俯视时开口部261的整体与再配线图案321a重叠。同样，开口部262的直径小于再配线图案321b的平面尺寸，由此，俯视时开口部262的整体与再配线图案321b重叠。

接着，如图11所示，通过对开口部263的中心部分进行激光加工，在绝缘层112、113形成通孔c。通孔c与图3所示的虚线c对应。即，通孔c的整体具有与区间s2相同的形状。在此，通过激光不是对开口部263的整体照射而仅对开口部263的中心部分照射，从而保留环状的未加工区域。此外，通过对开口部261、262也进行激光加工，在绝缘层113形成开口部113a、113b。再配线图案321a、321b分别从开口部113a、113b露出。

接着，如图12所示，通过将导体层l2作为掩模整体地进行喷砂加工，去除未被导体层l2覆盖的部分的绝缘层113。由此，在导体层l2的与开口部263对应的位置，通过喷砂加工扩大通孔c的上部的直径，形成具有图3所示的区间s1、s2的通孔253a。这样，通孔253a在进行激光加工后，进一步进行喷砂加工，从而能够形成具有图3所示的区间s1、s2的形状。因此，区间s1的形状主要由喷砂加工引起，区间s2的形状主要由激光加工引起。

接着，如图13所示，通过实施无电解电镀及电解电镀，形成通孔导体253，并且形成与再配线图案321a、321b相接的配线图案221、222。

接着，如图14所示，通过公知的手法形成配线图案221、222，由此而将两者分离。之后，以嵌入导体层l2的方式对层叠了绝缘层114和导体层l1的片材进行真空热压。用于绝缘层114的材料及厚度也可以与绝缘层111相同。

接着，如图15所示，使用例如光刻法等公知的手法利用蚀刻去除导体层l1的一部分，由此形成使绝缘层114露出的开口部271、272。其中，开口部271在与配线图案221重叠的位置形成多个，开口部272形成于与配线图案222重叠的位置。配线图案221设置于与半导体ic300重叠的位置，由此对于开口部271，也设置于与半导体ic300重叠的位置。在图15所示的例子中，开口部272设置于未与半导体ic300重叠的位置，但对于一部分开口部272，也可以设置于与半导体ic300重叠的位置。

接着，如图16所示，通过对开口部271、272进行公知的激光加工及喷砂加工，去除未被导体层l1覆盖的部分中的绝缘层114。由此，在与导体层l1的开口部271对应的位置，在绝缘层114上形成有开口部114a，露出配线图案221。同样，在与导体层l1的开口部272对应的位置，在绝缘层114上形成有开口部114b，露出配线图案222。

接着，如图17所示，通过实施无电解电镀及电解电镀，在开口部114a、114b的内部分别形成通孔导体251、252。之后，通过使用例如光刻法等公知的手法对导体层l1、l4进行图案布置，从而如图1所示，在导体层l1形成配线图案211、212，在导体层l4形成配线图案241、242。而且，只要在规定的平面位置形成阻焊剂121、122后，进行电子部件400的搭载及铸模树脂130的形成，则本实施方式的内置半导体ic电路基板100完成。

这样，在本实施方式中，不是通过另外的工艺形成有助于散热的结构即连接再配线图案321a和配线图案211的散热结构，而是能够与用于获得连接信号用或电源用的再配线图案321b和配线图案222的结构的工艺同时形成，因此，能够以更少的工序数制作内置半导体ic电路基板100。而且，在连接导体层l2和导体层l3的通孔253a的形成时，由于进行激光加工和喷砂加工的两阶段加工，所以能够将通孔253a形成为图3所示的形状，由此，可提高形成于通孔253a的内部的通孔导体253的连接可靠性。

＜第二实施方式＞

图18是用于说明本发明的第二实施方式的内置薄膜电容器电路基板200的结构的示意截面图。

如图18所示，本实施方式的内置薄膜电容器电路基板200在替代半导体ic300而嵌入薄膜电容器500，且替代电子部件400而搭载有半导体ic600这一点上与第一实施方式的内置半导体ic电路基板100不同。薄膜电容器500具备一对端子电极501、502，其中，端子电极501经由通孔导体255与配线图案223连接，端子电极502经由通孔导体256与配线图案224连接。另外，半导体ic600具备多个焊盘电极601～605。焊盘电极601～605经由焊料606与导体层l4的配线图案243连接。作为一例，向焊盘电极601、605分别赋予电源电位及接地电位。而且，焊盘电极601经由配线图案223与薄膜电容器500的端子电极501连接，焊盘电极602经由配线图案224与薄膜电容器500的端子电极502连接。由此，薄膜电容器500作为对半导体ic600的去耦电容器发挥功能。

在本实施方式中，不仅嵌入通孔导体253的通孔，而且对于嵌入通孔导体255、256的通孔而言，如图3及图4所示，也具有由区间s1、s2构成的形状。即，嵌入通孔导体255、256的通孔具有每单位深度的直径的缩小量大的区间s1和每单位深度的直径的缩小量小的区间s2。由此，因为提高通孔导体255、256的覆盖率，所以得到高的连接可靠性。

接着，对本实施方式的内置薄膜电容器电路基板200的制造方法进行说明。

首先，在进行使用图6～图9说明的工序后，如图19所示，通过使用例如光刻法等公知的手法，利用蚀刻去除导体层l2的一部分，形成使绝缘层113露出的开口部263～265。其中，开口部263不与薄膜电容器500重叠，且形成于与导体层l3的配线图案231重叠的位置，开口部264、265分别形成于与薄膜电容器500的端子电极501、502重叠的位置。

接着，如图20所示，通过对开口部263的中心部分进行激光加工，在绝缘层112、113形成通孔c。另外，通过对开口部264、265的中心部分进行激光加工，在绝缘层113形成通孔c。通孔c与图3所示的虚线c对应。即，通孔c的整体具有与区间s2相同的形状。在此，激光不对开口部263～265的整体照射，而仅对开口部263～265的中心部分照射，从而保留环状的未加工区域。

接着，如图21所示，通过将导体层l2作为掩模整体进行喷砂加工，去除未被导体层l2覆盖的部分中的绝缘层113。由此，在与导体层l2的开口部263～265对应的位置，通过喷砂加工扩大通孔c的上部的直径，形成具有图3所示的区间s1、s2的通孔253a、255a、256a。这样，通孔253a、255a、256a在进行激光加工后，进一步进行喷砂加工，从而能够形成具有图3所示的区间s1、s2的形状。因此，区间s1的形状主要由喷砂加工引起，区间s2的形状主要由激光加工引起。

接着，如图22所示，通过实施无电解电镀及电解电镀，形成通孔导体253、255、256。

之后，执行使用图14～图17进行说明的工序，最后只要搭载半导体ic600，则本实施方式的内置薄膜电容器电路基板200完成。

如本实施方式例示，深度不同的多个通孔也可以具有由区间s1、s2构成的形状。另外，具有由区间s1、s2构成的形状的通孔不需要连接两个导体层(例如导体层l2和导体层l3)，也可以将某个导体层(例如导体层l2)和嵌入电路基板的电子部件的端子电极(例如端子电极501、502)连接。另外，在本实施方式中，表示了将两个端子的薄膜电容器500嵌入电路基板的例子，但在嵌入更多端子的电子部件及半导体ic的情况下，也与本实施方式同样，也可以将使这些电子部件及半导体ic的端子电极露出的通孔做成由区间s1、s2构成的形状。即使是该情况下，也能够期待与本实施方式同样的效果。

以上，对本发明的优选的实施方式进行了说明，但本发明不限定于上述的实施方式，在不脱离本发明的主旨的范围内可具有各种变更，这些也包含于本发明的范围内。