一种防止多引脚DIP元件过波峰焊连锡的窃锡焊盘的制作方法

本实用新型涉及波峰焊技术领域，具体的说，是一种防止多引脚dip元件过波峰焊连锡的窃锡焊盘。

背景技术：

电子产品中的pcba过波峰焊制程中，有时会出现各种焊接缺陷，如漏焊、虚焊，焊点连锡或短路等，其中焊点连锡或短路主要出现在多引脚dip元件，如单/双排的connector,dipusb,bosa等.出现这种问题的原因有很多种,多引脚dip元件封装的孔径和pad一般依元件datasheet封装建议及依工艺要求建立，目前,为改善波峰焊后的多引脚dip元件连锡或短路，在元件pad的bot层追加白油块设计，此设计对引脚pad间距小的元件(如bosa元件)，pcb厂家制程能力受限存在无法制作白油块、无法解决过波峰焊后连锡的问题。

技术实现要素：

本实用新型的目的在于提供一种防止多引脚dip元件过波峰焊连锡的窃锡焊盘，用于解决现有技术中对引脚pad间距小的元件，无法在元件pad的bot层制作白油块、无法解决过波峰焊后连锡的问题。

本实用新型通过下述技术方案解决上述问题：

一种防止多引脚dip元件过波峰焊连锡的窃锡焊盘，在pcb的底层走线层追加窃锡焊盘，所述窃锡焊盘设置在pcb焊盘的一侧，并与波峰焊过板方向的相反。

在pcb的bot层追加窃锡焊盘的设计，窃锡焊盘的设计原理为牵引熔锡，避免连锡和断路现象，同时解决了因元件焊盘间距小pcb厂家制程能力受限无法制作白油块的问题。

进一步地，所述窃锡焊盘与pcb焊盘边缘的间距为0.8mm，窃锡焊盘沿波峰焊方向的宽度为4mm，窃锡焊盘的长度为：

当pcb焊盘为单排且排列方向与波峰焊方向一致时，窃锡焊盘的长度为焊盘直径；

当pcb焊盘为单排且排列方向与波峰焊方向垂直时，窃锡焊盘的长度为焊盘边缘间距的最大值；

当pcb焊盘为双排且排列方向与波峰焊方向一致时，窃锡焊盘的长度为两排焊盘的宽度；

当pcb焊盘为双排且排列方向与波峰焊方向垂直时，窃锡焊盘的长度为距离窃锡焊盘较近的一排焊盘的长度。

本实用新型与现有技术相比，具有以下优点及有益效果：

本实用新型在pcb的bot层通过追加窃锡焊盘的设计，解决了炉后连锡、短路的问题，解决了因多引脚dip元件pad间距小、pcb厂家制程能力受限无法制作白油块导致连锡、短路现象的问题。

附图说明

图1为本实用新型的第一种结构示意图；

图2为本实用新型的第二种结构示意图；

图3为本实用新型的第三种结构示意图；

图4为本实用新型的第四种结构示意图；

其中，1-窃锡焊盘。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

实施例1：

一种防止多引脚dip元件过波峰焊连锡的窃锡焊盘，在pcb的底层走线层追加窃锡焊盘，所述窃锡焊盘设置在pcb焊盘的一侧，并与波峰焊过板方向的相反。

本实用新型取消元件pad间白油块设计(rj45、dip网络变压器等需铺铜keepout的元件除外)，而采用多引脚dip元件在pcb的bot层过波峰焊方向的pad后方通过追加窃锡焊盘的设计，波峰焊时，窃锡焊盘利用张力顺利的将多余的液态锡吸走，防止多余的液态锡回流至元件引脚，防止了连锡现象的发生。

实施例2：

在实施例1的基础上，所述窃锡焊盘1与pcb焊盘边缘的间距为0.8mm，窃锡焊盘1沿波峰焊方向的宽度为4mm，窃锡焊盘1的长度与pcb的焊盘pad等宽，具体包括以下：

当pcb焊盘为单排且排列方向与波峰焊方向一致时，窃锡焊盘1的长度为焊盘直径，如附图1所示，此时，窃锡焊盘1的形状为矩形；

当pcb焊盘为单排且排列方向与波峰焊方向垂直时，窃锡焊盘1的长度为焊盘边缘间距的最大值，如附图2所示，此时，窃锡焊盘1的形状为矩形；

当pcb焊盘为双排且排列方向与波峰焊方向一致时，窃锡焊盘1的长度为两排焊盘的宽度，如附图3所示，此时，窃锡焊盘1的形状为“」”型；当dip方向相反时，窃锡焊盘1在左侧，窃锡焊盘1的形状为“「”型；

当pcb焊盘为双排且排列方向与波峰焊方向垂直时，窃锡焊盘1的长度为距离窃锡焊盘1较近的一排焊盘的长度，如附图4所示，此时，窃锡焊盘1的形状为矩形。

窃锡焊盘可以根据多引脚元件以及波峰焊过板方向，进行多种形状的设置，适用范围更广。

尽管这里参照本实用新型的解释性实施例对本实用新型进行了描述，上述实施例仅为本实用新型较佳的实施方式，本实用新型的实施方式并不受上述实施例的限制，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。