用于提高多管脚CPLD在PCB板利用率的电路结构的制作方法

本实用新型涉及集成电路技术领域，尤其是一种用于提高多管脚cpld在pcb板利用率的电路结构。

背景技术：

随着电子技术的发展，实际产品对电路的要求越来越高，为了进一步降低生产成本，会对电路产品的大小和材料进行优化，使用更小的电路面积去实现功能的最大化，在保证性能的前提下替换更为实惠的电路板材，这些都是改善电路设计的有效途径。

但不同的板材的加工工艺存在较大差别，如ltcc与pcb的加工就存在较大不同，其中对设计影响较大的一点在于，pcb不能像ltcc那样逐层压合的加工，导致pcb板在电路设计上受到影响，其中影响最大在于在板材上打孔，即打孔的种类和位置。对于像cpld这种阵列式焊盘的器件，打孔的影响更为严重，当cpld焊盘间距过小时，请参考图1的示例，每一个圆形表示cpld上的一个焊盘，其最外的两圈通常会被用作i/o口，但由于内层走线与孔间距过小，存在短路风险，因此会导致内圈的i/o口全部无法使用，cpld芯片的i/o口利用率较低，此时为了保证有足够的i/o口，就会增加cpld的数量，这样不光在控制上增加了电路的复杂度，还用了更多的元器件，增加了电路面积。

技术实现要素：

本发明人针对上述问题及技术需求，提出了一种用于提高多管脚cpld在pcb板利用率的电路结构，该结构通过小块pcb结构进行过渡，可以充分利用cpld芯片的每一个i/o口，提高cpld芯片的利用率。

本实用新型的技术方案如下：

用于提高多管脚cpld在pcb板利用率的电路结构，该电路结构包括cpld芯片、产品pcb结构和过渡pcb结构，cpld芯片上的焊盘呈阵列式排布，cpld芯片的边缘区域形成n圈焊盘，n≥2；过渡pcb结构包括n块pcb基板，n块pcb基板层叠设置且每两块pcb基板之间通过半固化片粘接在一起，层叠设置的n块pcb基板的面积从上至下依次减小形成阶梯型，且最上层的pcb基板的面积小于产品pcb结构；过渡pcb结构开设有n圈通孔，n圈通孔分别从顶层贯通至不同pcb基板，每圈通孔分别与cpld芯片上的一圈焊盘对应；cpld芯片焊接在过渡pcb结构的顶部，cpld芯片每一圈焊盘分别与过渡pcb结构上对应的一圈通孔对应焊接，过渡pcb结构的底部和阶梯部焊接在产品pcb结构上。

其进一步的技术方案为，当n＝2时，cpld芯片包括外圈焊盘和内圈焊盘，过渡pcb结构包括第一pcb基板和第二pcb基板，第一pcb基板和第二pcb基板从上至下层叠设置，过渡pcb结构在第一pcb基板相对于第二pcb基板的外侧区域开设有一圈贯通第一pcb基板的通孔，这一圈通孔与cpld芯片的外圈焊盘对应；过渡pcb结构在第一pcb基板在和第二pcb基板重叠的区域开设有一圈贯通第一pcb基板和第二pcb基板的通孔，这一圈通孔与cpld芯片的内圈焊盘对应。

本实用新型的有益技术效果是：

本申请公开了一种用于提高多管脚cpld在pcb板利用率的电路结构，该电路结构采用小块的过渡pcb结构进行过渡，过渡pcb结构中的通孔相当于变相的在产品pcb结构中增加了盲孔，因此可以以较小的使用面积，可以充分利用cpld芯片的每一个i/o口，提高cpld芯片实际i/o口的使用数量，进而提高使用效率。而且cpld芯片和过渡pcb结构可以作为一个部件先行加工，在实际加工中，可降低cpld芯片焊接的难度，提高焊接的成品率，并且可单独对cpld芯片性能的好坏进行测试判断。过渡pcb结构的厚度和产品pcb结构的厚度可以根据实际需求进行调节，即可调节cpld芯片高出产品pcb结构的距离，即可调节产品pcb结构对应结构件的尺寸。

附图说明

图1是cpld芯片的阵列式焊盘的示意图。

图2是本申请公开的电路结构的结构示意图。

图3是本申请中的过渡pcb结构的结构图。

图4是图3所示的过渡pcb结构中toplayer层电路示意图。

图5是图3所示的过渡pcb结构中mid-1层电路示意图。

图6是图3所示的过渡pcb结构中mid-2层电路示意图。

具体实施方式

下面结合附图对本实用新型的具体实施方式做进一步说明。

本申请公开了一种用于提高多管脚cpld在pcb板利用率的电路结构，请参考图2，该电路结构包括cpld芯片1、产品pcb结构2和过渡pcb结构3。cpld芯片1上的焊盘呈阵列式排布，cpld芯片1的边缘区域形成n圈焊盘，n≥2，如图1所示，图1以常见的n＝2为例，其包括最外圈的外圈焊盘以及外圈内侧的内圈焊盘。

过渡pcb结构3包括n块pcb基板，n块pcb基板层叠设置且每两块pcb基板之间通过半固化片粘接在一起，如图3以n＝2为例，则过渡pcb结构包括第一pcb基板31和第二pcb基板32，第一pcb基板31和第二pcb基板32从上至下层叠并通过半固化片33相连成一体。第一pcb基板31和第二pcb基板32形成4层pcb结构，从顶层至底层分别为toplayer、mid-1、mid-2和bottomlayer层。层叠设置的n块pcb基板的面积从上至下依次减小形成阶梯型，如图3第二pcb基板32的面积小于第一pcb基板31，若向下继续层叠，则pcb基板的面积进一步减小。而所谓的形成阶梯型表示上层的pcb基板的外侧存在不与下层的pcb基板重合的区域，如图3中，第一pcb基板31的内侧区域与第二pcb基板重合、相对于第二pcb基板的外侧区域未与第二pcb基板重合，以此类推。而且最上层的pcb基板的面积小于产品pcb结构使得整个过渡pcb结构3都小于产品pcb结构2。

过渡pcb结构3开设有n圈通孔，n圈通孔分别从顶层贯通至不同pcb基板，以图3为例，其做法是：过渡pcb结构3在第一pcb基板31相对于第二pcb基板32的外侧区域开设有一圈贯通第一pcb基板31的通孔34。过渡pcb结构3在第一pcb基板31在和第二pcb基板32重叠的区域开设有一圈贯通第一pcb基板31和第二pcb基板32的通孔35，当有更多层时，其开设n圈通孔的结构依次类推。此时过渡pcb结构3的toplayer层电路示意图请参考图4，mid-1层电路示意图请参考图5，mid-2层电路示意图请参考图6，bottomlayer层电路示意图根据实际需要设置，本申请不再单独示出，在图4-6中，斜线阴影圆孔表示此层表面过孔，网格阴影表示此层表面焊盘。

过渡pcb结构3上的每圈通孔分别与cpld芯片1上的一圈焊盘对应，比如在本申请中，过渡pcb结构3上的一圈通孔34与cpld芯片的外圈焊盘对应，过渡pcb结构3上的一圈通孔35与cpld芯片的内圈焊盘对应。

cpld芯片1通过焊膏4焊接在过渡pcb结构3的顶部，cpld芯片1每一圈焊盘分别与过渡pcb结构上对应的一圈通孔对应焊接，也即在本申请的举例中，cpld芯片1的外圈焊盘与过渡pcb结构3上的一圈通孔34对应焊接，cpld芯片1的内圈焊盘与过渡pcb结构3上的一圈通孔35对应焊接。过渡pcb结构3的底部和阶梯部通过焊膏4焊接在产品pcb结构2上。

这种结构可以充分利用cpld芯片1的每一个i/o口，提高cpld芯片1的利用率。而且cpld芯片1和过渡pcb结构3可以作为一个部件先行加工，在实际加工中，可降低cpld芯片焊接的难度，提高焊接的成品率，并且可单独对cpld芯片性能的好坏进行测试判断。过渡pcb结构3的厚度和产品pcb结构2的厚度可以根据实际需求进行调节，即可调节cpld芯片1高出产品pcb结构2的距离，即可调节产品pcb结构2对应结构件的尺寸。

以上所述的仅是本申请的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。