一种钟控动态电压比较器集成电路的制作方法

本实用新型属于集成电路技术领域，具体地说，是涉及一种钟控动态电压比较器集成电路。

背景技术：

电压比较器电路在很多模拟集成电路项目中的应用是十分广泛的，尤其是在常见的模数转换电路中，比较器起着至关重要的作用。

比较器的分类方式多样，其中根据比较器工作在持续时间或时钟采样时间的不同可大致分为静态比较器（即常规比较器）以及动态比较器。前者多适用于需要连续时间内不间断比较的情况，其特点是offset小但功耗大；后者则多用于模数转换电路，特点是速度快功耗小，但offset大。静态比较器电路的框架一般是由各类放大器与正反馈比较结构电路组成，甚至只由放大电路组成。其中放大电路一般作为输入为比较器提供输入信号的差异放大服务，为后面的比较提供更良好的比较信号，而正反馈比较结构则是比较的核心，快速地比较并将差异结果迅速向后续结构输出，最终实现对电压的比较功能。而动态比较器在锁存比较结构上添加了时钟控制，即离散采样的工作方式，这样减少了功耗消耗，且方便于数字模块中的应用。

现有的钟控动态比较器芯片电路多是仅支持轨到轨输出的电路，缺少对轨到轨输入功能的支持，导致输入电压受限制；部分电路的灵敏度过小，速度略低，而部分比较电路的功耗过大，且只有正向输出，没有同步的反向输出接口。

技术实现要素：

本实用新型的目的在于针对于常见钟控动态比较器的电压范围受限问题，提出一种支持轨到轨输入输出的、具有较高速度以及灵敏度的、带有正反两向同步输出的、较低功耗的钟控动态电压比较器集成电路。

本实用新型采用以下技术方案予以实现：

提出一种钟控动态电压比较器集成电路，包括：轨到轨前置放大电路，由p型和n型两种差分对并行连接组成，构成所述钟控动态电压比较器集成电路的差分输入vinp和vinn；中间级放大电路，连接所述轨到轨前置放大电路，由四级电流镜负载的差分放大电路构成；钟控锁存比较电路，连接所述中间级放大电路，为钟控并联锁存放大电路；输出电路，连接所述锁存比较电路，由自偏置差分放大电路和反向器构成。

进一步的，所述轨到轨前置放大电路，还包括：n型差分对负载电路，其输出连接所述中间级放大电路；电流镜电路，将所述p型差分对的输出加载到所述n型差分对负载电路上；使能开关，用于所述轨到轨前置电路的开启关断使能；偏置电路，为所述轨到轨前置放大电路提供偏置电流。

进一步的，每级电流负载的差分放大电路包括：电流镜负载；二极管负载；n型差分输入对；第一镜像电流源，连接所述n型差分输入对电路。

进一步的，所述钟控锁存比较电路包括：n型差分输入对电路；由noms管组成的第二镜像电流源，加载在所述n型差分输入对电路上；反向器，接时钟信号；并联锁存电路，连接所述n型差分输入对电路的输出。

进一步的，所述反向器包括串联的第一反向器、第二反向器和第三反向器；其中，所述第二反向器的输出为正向输出vout，所述第三反向器的输出为反向输出vout-。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型提出的钟控动态电压比较器集成电路，针对于常见钟控动态比较器的电压范围受限问题，支持轨到轨输入输出、具有较高速度以及灵敏度、带有正反两向同步输出、具有较低功耗。

结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

图1为本实用新型提出的钟控动态电压比较器集成电路的电路架构图；

图2为本实用新型提出的轨到轨前置电路的实施例电路图；

图3为本实用新型提出的中间级放大电路的实施例电路图；

图4为本实用新型提出的锁存比较电路的实施例电路图；

图5为本实用新型提出的输出电路的实施例电路图；

图6为本实用新型提出的钟控动态电压比较器集成电路的模块示意图；

图7为本实用新型提出的钟控动态电压比较器集成电路的仿真图；

图8为本实用新型提出的钟控动态电压比较器集成电路的仿真图；

图9为本实用新型提出的钟控动态电压比较器集成电路的仿真图。

具体实施方式

下面结合附图对本实用新型的具体实施方式作进一步详细的说明。

本实用新型旨在提出一种支持轨到轨输入输出、具有较高速度以及灵敏度、带有正反两向同步输出、具有较低功耗的钟控动态电压比较器电路。

如图1所示，本实用新型提出的钟控动态电压比较器集成电路包括轨到轨前置放大电路11、中间级放大电路、钟控锁存比较电路13和输出电路14；轨到轨前置放大电路11由p型和n型两种差分对并行连接组成，构成钟控动态电压比较器集成电路的差分输入vinp和vinn；中间级放大电路12连接轨到轨前置放大电路11，由四级电流镜负载的差分放大电路构成；钟控锁存比较电路13连接中间级放大电路12，为钟控并联锁存放大电路；输出电路14连接锁存比较电路13，由自偏置差分放大电路和反向器构成。

具体的，轨到轨前置放大电路11由p型与n型两组差分对并行连接构成；二者无需要多大的放大增益，只需保证低压输入时p型差分工作而高压输入时n型差分对工作，且保持相对良好的带宽即可。这样可以保证无论输入高电压或低电压，比较器都可以正常工作，且因为带宽比较大，所以对于高频信号会依然保持良好的放大作用。

如图2所示，pmos管m2、m3构成p型差分输入对，与nmos管m0、m1构成的n型差分输入对并行连接，m3与m1的栅极相接构成输入vinp，m2与m0的栅极相接构成输入vinn，电流通过nmos管m9、m6与m7、m8构成的电流镜电路加载到n型差分对负载电路m10、m13上，之后通过pmos管m10、m13的漏端输出到后续的中间级放大模块。nmos管m71构成使能开关，起到开启关断使能作用。剩下的mos管m24、m25、m37、m38、m39、m40、m36、m22、m5、m23则构成了电路的偏置电路，为电路提供静态工作电流和电压；图中vdd为3.3v，gnd为0v。

中间级放大电路12采用四级电流负载的差分放大电路构成；该四级放大器同样不需要大的放大增益，只需要保证相对良好的带宽与适宜的输出电压范围即可，这样可以保证对于高频信号的放大作用。

如图3所示，第一级放大器由nmos管m101、m102构成n型差分输入对，而m101的栅极与图2中m10的漏极相连接，m102的栅极与图2中m13的漏极相连接；m103与m104分别作为m101、m102的电流镜负载，两者的栅极接图2中m24的栅极；m106与m105分别作为m101、m102的二极管负载；作为第一镜像电流源使用的m100与m99的栅极分别连接图2中m5与m23的栅极；第二级放大器由nmos管m110、m109构成n型差分输入对，而m110的栅极与m101的漏极相连接，m109的栅极与m102的漏极相连接，m111与m114分别作为m110、m109的电流镜负载，两者的栅极接图2中m24的栅极，m112与m113分别作为m110、m109的二极管负载；作为第一镜像电流源使用的m108与m107的栅极分别连接图2中m5与m23的栅极；第三级放大器由nmos管m116、m121构成n型差分输入对，而m116的栅极与m110的漏极相连接，m121的栅极与m109的漏极相连接，m120与m117分别作为m116、m121的电流镜负载，两者的栅极接图2中m24的栅极；m119与m118分别作为m116、m121的二极管负载，作为第一镜像电流源使用的m122与m115的栅极分别连接图2中m5与m23的栅极；第四级放大器由nmos管m128、m127构成n型差分输入对，而m128的栅极与m116的漏极相连接，m127的栅极与m121的漏极相连接，m129与m132分别作为m128、m127的电流镜负载，两者的栅极接图2中m24的栅极，m130与m131分别作为m128、m127的二极管负载，作为第一镜像电流源使用的m126与m125的栅极分别连接图2中m5与m23的栅极；图中m103源端接vdd，m99源端连接gnd。

锁存比较电路13为并联锁存放大电路，能够将接收到的前级输出的差分信号快速地放大并迅速的拉高到vdd电源电压或拉低到gnd地电压。

如图4所示，mos管m67、m68构成n型差分输入对，而m67的栅极与图3中m128的漏极相连接，m68的栅极与图3中m127的漏极相连接。作为第二镜像电流源使用的m69与m70的栅极分别连接图3中m126与m125的栅极。m156与m155构成反向器，m156的栅极接时钟信号clk。m14、m15与m12、m11分别构成并联的锁存结构，m14、m15的漏端分别与m12、m11漏端相连，m157与m158并联后跨接在该两点之间作为开关，m157与m158的栅极分别连接m156的栅极与漏极，m14的源端接vdd，m12的源端接gnd。

输出电路14为具有轨到轨输出以及提供大电流输出能力的输出电路，该电路没有很大的静态电流，拥有一定的尾电流自适应能力，另外其输出处带有反向器，可以同时输出正向与反向的输出结果信号。

如图5所示，mos管m28、m29、m30、m31、m32、m33构成具有吸入与供出大电流能力的输出部分，液叫自偏置差分放大电路，而m28与m29限制着所能流过的最大电流。其余的mos管m34、m35、m41、m42、m74、m77构成三个反向器，mos管m28的源级接vdd电源电压，mos管m28的源级接gnd地电压，而mos管m30、m31的栅极分别接图4电路中的mos管m11与m15的漏极，mos管m32、m33的栅极分别接图4电路中的mos管m14与m12的漏极，mos管m42、m77的漏极则是该模块的两个输出端口vout与vout-。

如图6所示，为整体电路的接口定义与模块表征符号，其输入引脚有七个，分别为3.3v电源电压接口vdd、3.3v启动及使能信号接口en、电源地接口gnd、5ua基准电流输入接口iin、时钟ckl、以及差分输入接口vinp和vinn，输出引脚有两个，分别为未经过反向器反向的输出接口vout，以及经过反向器反向的输出接口vout-。

下面对本实用新型提出的钟控动态电压比较器集成电路的设计仿真和结果做出实施例说明。

首先整体电路加上3.3v电压，时钟信号1g赫兹，在1.2v直流电压基础上加1mv频率为100mhz的交流电压差分输入信号，跑瞬态仿真查看其输出信号的结果，用以观察电路的运行状况。

如图7所示，曲线1位时钟clk端口，曲线2位正向输出端vout，曲线3为输入端vinp，从该仿真得到的结果可以看出，该比较器可以在1g赫兹时钟下，正常比较100mhz频率的信号。

之后，在上述仿真的基础上，将差分输入信号的频率增加至500mhz，跑关于该信号下的瞬态仿真，用以观察该信号电压下的输出信号是否满足所需。

仿真结果如图8所示，曲线1位时钟clk端口，曲线2位正向输出端vout，曲线3为输入端vinp，由仿真结果来看，该钟控动态比较电路能够比较输入的500mhz的差分输入信号并准确的输出，且输出信号达到了轨到轨输出的标准，同时，整体电流最大不超过400ua，实现了电路的低功耗。

之后再在上述第二次仿真的基础上，将差分输入信号的波形换为方波，跑关于该信号下的瞬态仿真，用以观察该信号电压下的输出信号是否满足所需。

仿真结果如图9所示，曲线1位时钟clk端口，曲线2为正向输出端vout，曲线3为输入vinp，曲线4为反向输出端vout-，曲线5为输入端vinn，由此图仿真结果来看，该钟控动态比较电路能够比较输入的500mhz的差分输入信号并准确的输出，且输出信号达到了轨到轨输出的标准，同时整体电流最大不超过400ua，实现了电路的低功耗。

最后，将输入电压信号改为任意值，发现比较器皆正常工作，证明实现了轨到轨输入输出功能。

应该指出的是，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。