一种模数转换电路的制作方法

本实用新型涉及电路设计技术领域，尤其涉及一种模数转换电路。

背景技术：

现有模数转换电路中，通常使用逐次逼近型(sar，successiveapproximationregister)架构实现模数转换。

sar架构转换过程是由数字模拟转换器(dac，digitaltoanalogconverter)逐个产生比较电压，并将产生的比较电压逐次与输入电压分别进行比较，在此过程中，需要占用较多的io接口资源，导致模拟数字转换器(adc，analogtodigitalconverter)/ip模块面积较大，核心电容阵列受被测量的频率影响较大。

此外，现有模数转换电路需要额外的dac模块和主控模块，设计复杂且成本高昂，尤其在数字量大于14bit(比特)时，需要调整电路增益和滤波，难以实现模拟量和高比特数字量的转换。

综上所述，现有模数转换电路中存在占用接口资源过多、设计复杂、成本高昂、难以实现模拟量和高比特数字量的转换的问题。

技术实现要素：

本实用新型实施例提供了一种模数转换电路，用以节约接口资源，减小电路面积，易于集成，降低开发成本，提高识别分辨率。

本实用新型实施例提供的模数转换电路，包括：差分比较器、与差分比较器的输出端相连接的脉冲宽度调制pwm调制单元、以及与pwm调制单元相连接的整流模块，整流模块的输出端与差分比较器的一个输入端连接，其中，

差分比较器，用于将待转换的模拟电平信号与整流模块输出的参考电压信号进行比较，并根据比较结果生成控制信号，控制信号用于调节pwm调制单元输出的脉冲宽度调制信号的信号参数；

pwm调制单元，用于基于控制信号的控制，生成脉冲宽度调制信号；

整流模块，用于将pwm调制单元输出的脉冲宽度调制信号转换为参考电压信号。

在一种可能的实施方式中，该电路还包括：

电压转换模块，与差分比较器的另一个输入端连接，用于将采集到的模拟信号转换为模拟电平信号输入差分比较器。

在一种可能的实施方式中，整流模块与差分比较器的正相输入端相连，电压转换模块与差分比较器的反相输入端相连。

在一种可能的实施方式中，采集到的模拟信号包括以下任意一种：温度信号、压力信号、电压信号、电流信号。

在一种可能的实施方式中，该电路还包括：

逻辑检测单元，连接在差分比较器的输出端和pwm调制单元之间，用于将差分比较器的输出信号转换为逻辑电平信号，并将逻辑电平信号作为控制信号控制pwm调制单元。

在一种可能的实施方式中，差分比较器、逻辑检测单元和pwm调制单元处于同一系统级芯片soc内。

在一种可能的实施方式中，信号参数包括以下任意一种或多种：脉冲宽度调制信号的频率、脉冲宽度调制信号的占空比。

在一种可能的实施方式中，该电路还包括：

滤波模块，连接在pwm调制单元和整流模块之间，用于对pwm调制单元输出的脉冲宽度调制信号进行滤波。

在一种可能的实施方式中，滤波模块，包括：第一电阻和第一电容，第一电阻连接在pwm调制单元和整流模块之间，第一电容连接在第一节点和地线之间，第一节点为第一电阻与整流模块的连接点。

在一种可能的实施方式中，整流模块，包括：第二电阻和第二电容，第二电阻连接在滤波模块和差分比较器的输入端之间，第二电容连接在第二节点和地线之间，第二节点为第二电阻与差分比较器的连接点。

与现有技术相比，本实用新型的有益效果为：本实用新型实施例提供的模数转换电路利用系统级芯片soc自带的模块功能，比如差分比较器、逻辑检测单元和pwm调制单元，以及芯片外部简单的rc器件，组成模数转换电路。本实用新型实施例提供的模数转换电路可以节约接口资源，减小电路面积，易于集成，降低开发成本，并且提高识别分辨率。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍，显而易见地，下面所介绍的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的模数转换电路的电路示意图；

图2为本实用新型实施例一提供的静态分析过程信号波形示意图；

图3为本实用新型实施例二提供的动态分析过程信号波形示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整的描述。

需要说明的是，本实用新型的说明书和权利按要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以出了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本实用新型相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

有鉴于现有模数转换电路中存在占用接口资源过多、设计复杂、成本高昂、难以实现模拟量和高比特数字量的转换的问题，本实用新型实施例提供了一种模数转换电路，用以节约接口资源，减小电路面积，降低开发成本，提高识别分辨率。

下面结合附图以及实施例，对本实用新型提供的模数转换电路进行详细说明。

本实用新型实施例提供一种模数转换电路，如图1所示，该电路包括：差分比较器1000、与差分比较器1000的输出端相连接的脉冲宽度调制pwm调制单元2000、以及与pwm调制单元2000相连接的整流模块3000，整流模块3000的输出端与差分比较器1000的一个输入端连接，其中，

差分比较器1000，用于将待转换的模拟电平信号与整流模块3000输出的参考电压信号进行比较，并根据比较结果生成控制信号，控制信号用于调节pwm调制单元2000输出的脉冲宽度调制信号的信号参数。

在一种可能的实施方式中，该电路还包括电压转换模块4000，与差分比较器1000的另一端连接，用于将采集到的模拟信号转换为模拟电平信号输入差分比较器1000。在具体实施中，采集到的模拟信号包括以下任意一种：温度信号、压力信号、电压信号、电流信号。

需要注意的是，整流模块3000与差分比较器1000的正相输入端相连，电压转换模块4000与差分比较器1000的反相输入端相连。

其中，差分比较器1000用于将电压转换模块4000生成的待转换的模拟电平信号与整流模块3000输出的参考电压信号进行比较，当待转换的模拟电平信号高于参考电压信号时，输出低电平的控制信号；当待转换的模拟电平信号低于参考电压信号时，输出高电平的控制信号。

pwm调制单元2000，用于基于控制信号的控制，生成脉冲宽度调制信号。

在一种可能的实施方式中，该电路还包括：逻辑检测单元5000，连接在差分比较器1000的输出端和pwm调制单元2000之间，用于将差分比较器1000的输出信号转换为逻辑电平信号，并将逻辑电平信号作为控制信号控制pwm调制单元2000。

其中，当差分比较器1000输出低电平的控制信号时，逻辑检测单元5000将差分比较器1000输出的低电平的控制信号转换为逻辑为0的逻辑电平信号，并将该逻辑为0的逻辑电平信号作为控制信号；

pwm调制单元2000接收到逻辑为0的控制信号时，pwm调制单元生成的脉冲宽度调制信号的频率增加、脉冲宽度调制信号的占空比增加，在具体实施中，脉冲宽度信号调制信号的频率和占空比可以同时增加，也可以选其一增加，这里不做具体限定。

当差分比较器1000输出高电平的控制信号时，逻辑检测单元5000将差分比较器1000输出的高电平的控制信号转换为逻辑为1的逻辑电平信号，并将该逻辑为1的逻辑电平信号作为控制信号。

pwm调制单元2000接收到逻辑为1的控制信号时，pwm调制单元生成的脉冲宽度调制信号的频率减小、脉冲宽度调制信号的占空比减小，在具体实施中，脉冲宽度信号调制信号的频率和占空比保持不变。

整流模块3000，用于将pwm调制单元2000输出的脉冲宽度调制信号转换为参考电压信号。

在一种可能的实施方式中，该电路还包括：滤波模块6000，连接在pwm调制单元2000和整流模块3000之间，用于对pwm调制单元2000输出的脉冲宽度调制信号进行滤波，用于去除脉冲宽度调制信号的毛刺噪声。

其中：整流模块3000将进行滤波后的脉冲宽度调制信号转换为参考电压信号，输入到差分比较器1000的正相输入端。

在一个示例中，滤波模块6000，包括：第一电阻r1和第一电容c1，第一电阻r1连接在pwm调制单2000元和整流模块3000之间，第一电容c1连接在第一节点d1和地线之间，第一节点d1为第一电阻r1与整流模块3000的连接点。

在一个示例中，整流模块3000，包括：第二电阻r2和第二电容c2，第二电阻r2连接在滤波模块6000和差分比较器1000的输入端之间，第二电容c2连接在第二节点d2和地线之间，第二节点d2为第二电阻r2与差分比较器1000的连接点。

需要注意的是，差分比较器1000、逻辑检测单元5000、pwm调制单元2000处于同一系统级芯片soc内。

下面结合具体实施例对本实用新型实施例提供的模数转换电路的静态工作过程和动态工作过程分别进行详细说明。

本实用新型实施例一：

pwm调制单元2000在程序中通过软件产生预设频率、占空比的脉冲宽度调制(pwm，pulsewidthmodulation)信号，经过滤波模块6000对pwm信号进行滤波，用于去除pwm信号的毛刺噪声，得到标准的pwm信号，再经过整流模块3000对标准的pwm信号进行整流，转换为稳定的参考电压信号vref。

其中，va为由采集到的模拟信号转换的模拟电平信号，vamp是差分比较器1000比较结果的状态输出。

在一个示例中，缓慢增加pwm信号占空比，vref会随着pwm信号占空比的增加而缓慢增加。当vref大于va时，vamp为高电平，由此可以认为在vamp跳变的瞬间，vref值与va值相等。

如图2所示，静态分析过程信号波形示意图，电路静态分析过程如下：

在100阶段，pwm信号的占空比较低，相应的vref也较低，此时vref小于va，因此。

在200阶段，pwm信号的占空比增加，相应的vref也随之增加，此时vref仍然小于va，因此vamp仍然为低电平。

在300阶段，pwm信号的占空比再次增加，相应的vref也随之增加，此时vref大于va，因此vamp跳变为高电平，在vamp跳变瞬间，可认为vref值与va值相等。

从100阶段到200阶段再到300阶段，各阶段vref的增加值，可根据要求设置相应的电压增加值。

具体实施中，控制vref的方法有两种，本实用新型实施例一选择控制pwm信号频率不变，调整pwm信号的占空比的方法，在本实用新型的其他实施例中，还可以选择控制pwm信号的占空比不变，调整pwm信号频率的方法。

在本实用新型实施例一中，pwm信号的频率和占空比受软件控制，其中pwm信号的位宽，决定了频率和占空比的最小分辨率。由于vref取决于pwm信号的频率和占空比，根据公式vref＝vpwm*(d1/(d1+d2))，所以电压最小分辨率取决于pwm信号占空比的最小分辨率。设pwm信号的位宽为nbit，则pwm信号的可调范围为100％*(1/2ⁿ)。

具体实施中，如位宽为8bit的pwm信号，最小占空比可调0.39％，位宽为12bit的pwm信号，最小占空比可调0.024％。现有的soc芯片，pwm信号的位宽通常为16bit或32bit，因此本实用新型实施例提供的模数转换电路可以提高识别分辨率。

本实用新型实施例二：

在本实用新型实施二中，采用正弦信号作为模拟电平信号。如图3所示，动态分析过程信号波形示意图，电路动态分析过程如下：

其中，ch1为pwm信号，ch2为参考电压信号vref，ch3为模拟电平信号va，ch4为差分比较器比较结果的状态输出vamp。

初始时刻，vref小于va，此时vamp为低电平，pwm信号的占空比增加。

当pwm信号的占空比增加到vref稍大于va时，此时vamp跳变由低电平跳变为高电平，pwm信号的占空比保持不变，vref值与va值相等。

在400阶段，模拟电平信号的电压幅值最高，此时pwm的占空比最大，因此此时vref的值最大。

在500阶段，模拟电平信号的电压复制最低，此时pwm的占空比最小，因此此时vref的值最小。

通过ch2所示的vref与ch3所示的模拟电平信号的循环对比，完成整个周期内的模数转换。

本领域技术人员在考虑说明书及实践这里公开的实用新型后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅有所附的权利要求来限制。