整数模式数字锁相环的摆动减少的制作方法

背景技术：

数字锁相环(dpll)通常包括时间-数字转换器(tdc)，以确定输入参考时钟和反馈时钟之间的相位差。来自tdc的输出用于控制电压或电流控制振荡器(vco)，以保持dpll的输出时钟相对于输入参考时钟处于锁相状态。

技术实现要素：

在一个示例中，电路包括时间数字转换器(tdc)，以产生输出信号，该输出信号是到tdc的第一输入时钟和到tdc的第二输入时钟之间的时间差的函数。还包括第一延迟线以将时间延迟加到第三时钟以产生第一输入时钟。伪随机二进制序列发生器生成伪随机二进制位序列，该伪随机二进制位序列用于改变由第一延迟线加到第三时钟的时间延迟量。

附图说明

图1说明了根据一个示例的包括时间数字转换器(tdc)的数字锁相环。

图2示出了tdc的示例电路实施方式。

图3说明了输入参考时钟和反馈时钟之间的相位差。

图4说明了相位差随时间的摆动。

图5示出了将伪随机时间延迟加入输入参考时钟的示例。

图6示出了包括伪随机二进制序列发生器的示例电路。

图7示出了向输入参考时钟引入伪随机延迟的电路的示例实施方式。

图8是与图7的示例电路相对应的时序图。

图9说明了向输入参考时钟引入伪随机延迟的优势。

图10说明了将伪随机延迟引入到输入参考时钟和反馈时钟二者。

具体实施方式

tdc具有有限分辨率(例如，100ps)。在vco输出时钟频率和参考时钟之间存在整数关系并假定相位锁定的情况下，输入时钟边沿和反馈时钟边沿始终对齐。由于tdc的分辨率受到限制，并且tdc不能确定小于tdc分辨率值的相位差，因此“死区”存在于tdc的分辨率内。由于死区，输出相位可能在tdc分辨率边界之间反弹(摆动)。对于100ps的tdc分辨率，输出相位可能在100ps和0ps之间摆动，因为100pstdc无法区分任何更细的相位梯度。这种摆动会引起抖动、漂移和低频噪声的增加，从而对tdc、使用tdc的任何dpll以及依赖dpll精度的任何系统的性能产生不利影响。

本文描述的示例改变参考和/或输入时钟边沿。总延迟变化大于相应tdc的分辨率。例如，对于100pstdc，延迟可以是150ps。在一些示例中，增加的延迟量是伪随机的。作为增加的延迟的结果，来自tdc的输出信号包括噪声，该噪声被平均到接近0的值，从而消除或至少减少任何摆动。伪随机延迟可以使用由多位伪随机数发生器控制的延迟线来实现。还可以使用mashσδ噪声整形电路代替伪随机数发生器来执行伪随机延迟的附加整形。

图1提供了在数字锁相环(dpll)100中使用tdc电路的一个示例。图1的示例dpll100包括延迟101、tdc电路102、数字滤波器103、模拟锁相环(apll)105和分频器107。来自apll的输出信号(out)106是由apll105生成并与输入参考时钟(refclk)相位对准的周期信号。因此，apll105是压控振荡器(vco)。out106的频率可以是比refclk更高的频率，因此包括分频器107以对频率进行下分频以匹配输入参考时钟的频率。来自分频器107的输出信号是反馈时钟(fbclk)。tdc电路102用于确定输入参考时钟的对应边沿与来自分频器107的fbclk之间的时间。数字滤波器103对tdc的输出计数值进行滤波以生成频率控制信号104，以通过apll105调整out106的频率和/或相位。apll105的out106也被用作高速时钟(hsclk)，以对输入参考时钟和fbclk进行采样。术语“高速”不应解释为赋予hsclk任何特定的频率，除非其频率通常大于输入参考时钟或反馈时钟的频率。延迟101向refclk引入延迟。下文提供延迟101的实施方式和优势。

图2示出了tdc电路102的示例。公开的tdc电路102包括tdc触发电路(tdc_trig)110和115、触发器120和125、逻辑门130、同步电路133、纹波计数器150、tdc计算电路155和停止信号生成电路180。tdc电路102确定输入参考时钟(refclk)和反馈时钟(fbclk)两者的对应边沿之间的时间差。refclk被提供给tdc触发电路110的输入并且fbclk被提供给tdc触发电路115的输入。tdc触发电路110、115中的每一个的另一输入是高速时钟(hsclk)。每个tdc触发电路110、115将其输入信号(refclk或fbclk)与hsclk的边沿同步。当refclk高并且hsclk从低转换到高时，来自tdc触发电路110的输出信号111被指定为ref触发且从低转换到高(或者反之亦然，取决于哪个被认为是有效沿)。也就是说，refclk从低转换到高会在hsclk的下一个有效沿上引起ref触发中的对应转换。类似地，当fbclk高并且hsclk从低转换到高时，来自tdc触发电路115的输出信号116被指定为反馈触发且从低转换到高。也就是说，fbclk从低转换到高会在hsclk的下一个有效沿上引起反馈触发中的对应转换。

逻辑门130在图1的示例中被示出为异或门(且在本文中被称为异或门130)，但是可以被实现为其他逻辑门或逻辑门的组合。异或门130的输入包括ref触发信号111和反馈触发信号116。异或门130的输出被提供给同步电路133。当ref触发以及反馈触发信号111和116中的一者而非两者为逻辑高时，即，当出现refclk或fbclk的最早上升沿时，异或门130的输出为逻辑高。

同步电路133包括d触发器138和与门140。d触发器138包括数据输入(d)、时钟输入和时钟输出(q)。来自异或门130的输出信号被提供给触发器138的d输入。hsclk被提供给d触发器的时钟输入，并且输出q耦合到与门140的输入。与门140的另一输入还接收hsclk。当接收到ref触发111或反馈触发116的首个有效沿时，异或门130的输出变为逻辑高。在hsclk的下一个有效沿上，触发器138的d输入上的逻辑高被锁存到触发器的输出q，并且hsclk仍然为高引起与门140的同步输出信号141为高。与门140的输出表示为纹波计数器150的输入。

在一些示例中，纹波计数器150被实现为包括多个串联连接的触发器的异步计数器，其中输入触发器由外部时钟进行计时，且每个后续触发器由前一个触发器的输出进行计时。对纹波计数器150的输入触发器进行计时的外部时钟是来自与门140的同步输出信号141。纹波计数器150的计数输出151作为输入被提供为tdc计算电路155。

tdc计算电路包括数字计数器158、触发器160、165、170、175、二进制补码电路174和多路复用器176。数字计数器158对来自纹波计数器150的输出151的有效沿进行计数，并提供输出计数值159。纹波计数器150和数字计数器158的组合表示计数器电路。

仍然参考图2的示例，停止信号生成电路180包括与门182、延迟元件184和d触发器186。与门182的输入包括分别来自tdc触发电路110和115的ref触发信号111和反馈触发信号116。当ref触发信号111和反馈触发信号116二者都为高时，与门182的输出变为逻辑高。ref触发信号111和反馈触发信号116二者都为高表示计数过程应当停止时的停止条件。在出现hsclk的下一个有效沿时，与门182的输出被锁存到d触发器186中。d触发器186的q输出表示stop信号187，并且被提供给tdc计算电路155并用于对触发器160和170进行计时。当出现stop信号187的有效沿时，触发器160锁存来自数字计数器158的计数值159。然后，使用fbclk信号以通过触发器165锁存触发器160的计数输出，从而使计数值与fbclk同步。

延迟元件184延迟与门182的输出以提供clear信号189。clear信号189基本上是具有足够的延迟的stop信号187的延迟版本，以确保在数字计数器158的计数值已通过触发器160和170完全锁存时，clear信号189被断言为高。clear信号189提供给触发器138、纹波计数器150、数字计数器158以及触发器120和125的清除输入。clear信号189重置这些组件以准备从纹波计数器150和数字计数器158生成新的计数值。

图3示出了输入参考时钟和fbclk的几个说明性周期。两个时钟之间的相位差在周期之间变化，如图所示。相位差可以小于tdc电路102的分辨率。图4说明了在tdc的分辨率(在该示例中的100ps)和0之间随时间前后摆动。

图5示出了减少或消除相位差的摆动的示例电路。图5的说明性电路包括tdc电路102、可编程延迟线502和多位伪随机二进制序列(prbs)发生器504。可编程延迟线502和多位prbs发生器504的组合包括图1的延迟101。多位prbs发生器504生成二进制序列，该二进制序列在使用确定性算法生成时，表现出与真实随机序列相似的统计行为。图6(下文讨论)提供伪随机prbs发生器的示例。然后，来自多位prbs发生器504的二进制序列用于控制延迟线502中的延迟量。延迟线502将输入参考时钟的上升沿和下降沿延迟一个时间量，该时间量基于来自多位prbs生成器504的二进制序列，以产生延迟的输入参考时钟503。然后tdc电路102确定输入参考时钟(延迟的输入参考时钟503)的延迟的版本和fbclk之间的相位差。也可以是用于生成用于改变时间延迟量的伪随机值的其它电路。术语“伪随机”足够广泛，可以包括精确随机(例如，基于硬件的真随机数发生器，如基于环形振荡器的真随机数发生器)以及近似随机。

图6示出了多位prbs发生器504的一个示例。该示例为7位prbs发生器，其使用由d触发器602、604和606组成的3位移位寄存器。触发器602的q输出被提供给触发器604的d输入，并且触发器604的q输出被提供给触发器606的d输入。触发器604和触发器606的q输出提供给异或门608的输入，异或门608的输出耦合到触发器602的d输入。该示例中的prbs发生器504生成长度为2ⁿ-1的重复二进制序列，其中n是位数(即触发器)。在图6的示例中，n是3，因此图6的prbs发生器504生成长度为2³-1即7的二进制序列。图6的prbs发生器504可以被缩放以包括所需的附加触发器，从而增加二进制序列的长度。在prbs发生器的一个示例中，每个序列中彼此相邻的1的最大数量为n，而彼此相邻的0的最大数量为n-1。二进制序列的每一位的持续时间等于对触发器602-606中的每个进行计时的输入参考时钟的周期。

图7示出了将伪随机延迟加到输入参考时钟的一个示例电路。图7的示例电路包括数字模式发生器802、电阻式dac(rdac)804、比较器810、d触发器(dff)812、晶体管开关m1、电流源icharge(“icharge”指的是电流源电路和由其产生的电流大小)和电容器cramp。电流源icharge在节点811处耦合到cramp，并耦合到m1的漏极(在本示例中，m1是n型金属氧化物半导体晶体管nmos设备)。cramp的另一个端和m1的源极连接在一起并连接到接地节点。m1的栅极由dff812的qbar输出(即qb输出)驱动。由dff812的qb输出生成的信号被指定为复位斜坡。节点811上的电压被指定为vramp。

比较器810包括电压比较器，该电压比较器基于它的正输入(正输入接收vramp)和它的负输入(负输入从rdac804接收vref信号)之间的关系产生比较器输出(comp_out)信号。来自比较器810的comp_out提供为tdc102的延迟输入参考时钟503。comp_out还耦合到dff812的清除输入(clr)，并且当comp_out高时，dff812清除强制qb为逻辑高的dff。dff812的d输入接合到vdd，dff812的时钟输入接收要延迟的输入参考时钟。comp_out也用于对数字模式发生器802进行计时。在一个示例中，数字模式发生器802向rdac804生成多位伪随机二进制序列803。

图7还示出了rdac804作为由多位伪随机二进制序列803的每一位操作的一对开关sw1和sw2的一个示例。例如，一个给定的位为高引起sw1闭合，sw2断开；同样，一个给定的位为低，sw1断开，sw2闭合。如图所示，每个开关sw1/sw2耦合到电阻器r，另一个电阻器r将每个sw1/sw2开关对互连到rdac804中的相邻开关对。开关sw1连接到vdd，开关sw2接地。rdac804是一个动态可配置的电阻网络，在该电阻网络中电阻器的互连由伪随机二进制序列确定。因此，在输出节点805上产生的模拟电压是伪随机二进制序列、电阻器r的电阻和vdd的大小的函数。来自rdac804的输出电压(vref)提供给比较器810的负输入。当vramp大于vref时，比较器的输出将为高，否则比较器输出(comp_out)将为低。

图8包括说明图7的电路的操作的时序图。所描绘的信号包括vref、vramp、输入参考时钟、comp_out和复位斜坡。vref的电压电平(rdac804的输出)在852处被示出为对应于数字图案发生器802的当前伪随机二进制序列的电压。在855处出现输入参考时钟的下一上升沿时，dff812被计时并且复位斜坡(qb)被强制低，如在858所示。当复位斜坡为低时，m1闭合，允许icharge电流进入cramp的正极板，从而引起vramp线性增加，如860所示。vramp的斜率是icharge与cramp的比值的函数。m1、icharge和cramp的组合包括斜坡发生器电路。

当vramp低于vref时，comp_out为低，如862所示。当vramp越过vref并因此大于vref时，comp_out从低转变为高，如865所示。一旦comp_out变为高，dff812(其clr输入连接到comp_out)被清除，然后强制qb也为高(如868所示)。comp_out的上升沿865还对数字模式发生器802进行计时，以生成下一个伪随机二进制序列，然后该伪随机二进制序列转变为vref的不同模拟电压，如870所示。然后该过程在输入参考时钟的下一个上升沿重复。

输入参考时钟的上升沿855和随后的comp_out的上升沿865之间的时间延迟(dly)是引入到tdc102的输入参考时钟中的时间延迟。dly的大小是通过dff812的传播延迟、vramp(其本身是icharge/cramp的函数)的斜率、通过比较器810的传播延迟的函数。

图9说明了向输入参考时钟引入伪随机延迟的效果。图9示出两个曲线图710和720。每幅曲线图都绘制了输入参考时钟和反馈时钟(fbclk)之间的时间差随时间变化。图710示出没有引入伪随机延迟的时间差。如上所述，测得的时间差在100ps(或tdc的任何分辨率)和0之间摆动。图720示出包括伪随机延迟的时间差。如该示例所示，时间差平均约为-35ps的恒定值。通过在输入参考时钟上引入伪随机延迟，tdc中的摆动已被消除。

在图5和图7中，伪随机延迟被加到输入参考时钟，而不是fbclk。在图10的示例中，伪随机延迟被加到输入参考时钟和fbclk二者。输入参考时钟经由延迟线502a延迟，并且fbclk经由延迟线502b延迟。来自多位prbs504的相同二进制序列被用于以相同量改变引入到两个时钟信号的延迟。图10的架构的优势在于通过使用时钟—输入参考时钟和fbclk的两条延迟线，可以消除通过仅一条路径(图5中的refclk)中添加延迟线而引入的噪声。

在本说明书中，术语“耦合”是指间接或直接连接。因此，如果第一设备耦合到第二设备，则该连接可以通过直接连接或通过经由其他设备和连接的间接连接。同样，在本说明书中，叙述“基于”意指“至少部分基于”。因此，如果x是基于y，那么x可以可随y和任何数目的其他因素变化。

在权利要求的范围内，描述的实施例可以进行修改，其他实施例也是可以修改的。