模拟转数字转换装置的制作方法

本公开中所述实施例内容涉及一种模拟转数字转换(adc)装置，特别涉及一种具有噪声塑形(noise-shaping)功能的时间交错的循续渐近式模拟转数字转换器。

背景技术：

模拟转数字转换器(analog-to-digitalconverter，adc)已被广泛地应用于各种电子装置，以将模拟信号转换为数字信号进而进行后续的信号处理。由于高分辨率信息处理(例如：视频数据)的需求提高，模拟转数字转换器时常成为系统中的关键角色。然而，在实际应用上，模拟转数字转换器的效能受许多非理想因素而影响，例如工艺变异、量化噪声、热噪声等。

技术实现要素：

本公开的一些实施方式涉及一种模拟转数字转换(adc)装置包含多个电容阵列、多个循续渐近式(sar)电路系统以及多个噪声塑形电路系统。所述多个电容阵列轮流地对一输入信号进行取样，以提供一取样输入信号。所述多个循续渐近式电路系统轮流地依据取样输入信号、一第一剩余信号以及一第二剩余信号的一组合执行一模拟转数字转换程序，以产生多个数字输出。所述多个噪声塑形电路系统响应于模拟转数字转换程序接收第一剩余信号以及第二剩余信号中的一相应剩余信号，且对相应剩余信号进行塑形且将相应剩余信号传送至所述多个循续渐近式电路系统。

综上所述，本公开的模拟转数字转换装置能够提供具有噪声塑形(noise-shaping)功能以及时间交错转换的电路架构。如此，模拟转数字转换装置的整体效能可被改善。

附图说明

为让本公开的上述和其他目的、特征、优点与实施例能够更明显易懂，附图的说明如下：

图1是依照本公开一些实施例所示出的一模拟转数字转换装置的示意图；

图2a是依照本公开一些实施例所示出的图1的模拟转数字转换装置的操作的示意图；

图2b是依照本公开一些实施例所示出的图1的模拟转数字转换装置的操作的示意图；

图3a是依照本公开一些实施例所示出的图1中所述多个时钟信号的波形的示意图；

图3b是依照本公开一些实施例所示出的图1中所述多个时钟信号的波形的示意图；

图4a是依照本公开一些实施例所示出的图1的模拟转数字转换装置于相位k的示意图；

图4b是依照本公开一些实施例所示出的图1的模拟转数字转换装置于相位k+1的示意图；

图4c是依照本公开一些实施例所示出的图1的模拟转数字转换装置于相位k+2的示意图；

图5a是依照本公开一些实施例所示出的图1的模拟转数字转换装置于相位k的示意图；

图5b是依照本公开一些实施例所示出的图1的模拟转数字转换装置于相位k+1的示意图；

图5c是依照本公开一些实施例所示出的图1的模拟转数字转换装置于相位k+2的示意图；以及

图6是依照本公开一些实施例所示出的图4a-图4c或图5a-图5c中开关电容的示意图。

符号说明

100…模拟转数字转换装置

120…噪声塑形电路系统

122…噪声塑形电路系统

140…循续渐近式电路系统

140a…量化电路

140b…控制逻辑电路

142…循续渐近式电路系统

142a…量化电路

142b…控制逻辑电路

160…数据组合电路系统

610…开关电路

vin…输入信号

φs1…时钟信号

φs2…时钟信号

s1…开关

s2…开关

vrefn…共模电压

vrefp…共模电压

ct1…电容阵列

ct2…电容阵列

dout1…数字输出

dout2…数字输出

dout…数字数据

vres1…剩余信号

vres2…剩余信号

t1…期间

t1-1…取样时间

t1-2…其余时间

t2-1…取样时间

t2-2…其余时间

t3-1…取样时间

t3-2…其余时间

t4-1…取样时间

t4-2…其余时间

o1-1…操作

o1-2…操作

o2-1…操作

o2-2…操作

o3-1…操作

o3-2…操作

cex1…开关电容

cex2…开关电容

cex3…开关电容

cex4…开关电容

cex5…开关电容

cex6…开关电容

cint1…电容

cint2…电容

n1…节点

n2…节点

c…电容

具体实施方式

在本文中，“电路系统”一词可代表由一或多个电路形成的一系统。“电路”一词代表基于一特定配置而由一或多个晶体管及/或一或多个主动式/被动式元件所形成的一物件，用以处理信号。

为了易于理解，各图中相似的元件被指定相同的元件标号。

图1是依照本公开一些实施例所示出的一模拟转数字转换(adc)装置100的示意图。在一些实施例中，模拟转数字转换装置100运行为时间交错的循续渐近式(successiveapproximationregister，sar)模拟转数字转换器。

模拟转数字转换装置100包含开关s1和s2、电容阵列ct1以及ct2、噪声塑形电路系统120以及122、循续渐近式电路系统140以及142、以及数据组合电路系统160。开关s1以及s2分别依据时钟信号φs1以及φs2的致能位准导通。开关s1以及s2轮流地导通，使得输入信号vin轮流地被电容阵列ct1以及ct2取样。举例而言，在相位k，电容阵列ct1提供于相位k-1所取样的输入信号vin至噪声塑形电路系统120及/或循续渐近式电路系统140，且电容阵列ct2对当前的输入信号vin进行取样作为取样输入信号vin(k)。接着，在相位k+1，电容阵列ct2提供取样输入信号vin(k)至噪声塑形电路系统122及/或循续渐近式电路系统142，且电容阵列ct1对当前的输入信号vin进行取样作为取样输入信号vin(k+1)。

在一些实施例中，噪声塑形电路系统120以及122的各者用以于模拟转数字转换程序中对剩余信号(例如：图2a以及图2b中的vres1以及vres2)进行塑形。在一些方式中，只有一个噪声塑形电路系统被实施且于多个电容阵列上对多个剩余信号中的一者进行塑形。在这些方式中，当模拟转数字转换装置的其中一通道执行模拟转数字转换程序时，来自此模拟转数字转换装置的其他通道的量化错误及/或噪声未被考虑。相较于上述的方式，响应于模拟转数字转换装置(例如：循续渐近式电路系统140以及142)的其中一通道所执行的模拟转数字转换程序，噪声塑形电路系统120以及122两者在相应的电容阵列ct1或ct2接收剩余信号。据此，通过考虑更多噪声信息，使得模拟转数字转换装置100的信号噪声比(signal-to-noiseratio)可更加地改善。

在图1的例子中，噪声塑形电路系统120以及电容阵列ct1串联耦接，且噪声塑形电路系统122以及电容阵列ct2串联耦接。在一些实施例中，塑形功能可利用剩余信号以及取样输入信号vin(k)的积分而达到，且噪声塑形电路系统120以及122的各者可相应地利用被动式积分电路或主动式积分电路实现，且本公开不以此为限。

在一些实施例中，当输入信号vin被电容阵列ct1(或ct2)取样，相应的循续渐近式电路系统140(或142)可被禁能(disabled)。禁能的循续渐近式电路系统140(或142)提供高阻抗，使得输入信号vin的取样不受影响。在一些取而代之的实施例中，一额外开关(未示)可被实施以提供这种高阻抗。举例而言，额外开关耦接于电容阵列ct1与噪声塑形电路系统120之间(或电容阵列ct2与噪声塑形电路系统122之间)，且响应于时钟信号φs1(或φs2)的致能位准而截止以提供上述的高阻抗。额外开关于模拟转数字转换程序中为导通。

循续渐近式电路系统140以及142分别耦接循续渐近式电路系统120以及122，以接收取样输入信号vin及/或剩余信号。循续渐近式电路系统140包含量化电路140a以及控制逻辑电路140b。循续渐近式电路系统142包含量化电路142a以及控制逻辑电路142b。量化电路140a以及控制逻辑电路140b的操作与配置相似于量化电路142a以及控制逻辑电路142b的操作与配置。下述段落以循续渐近式电路系统140为例，但循续渐近式电路系统142的操作以及配置可以参考这些例子而了解。

循续渐近式电路系统140基于取样输入信号vin以及共模电压vrefn以及vrefp执行二进位搜索运算法。在一些实施例中，二进位搜索运算法是在控制逻辑电路140b的控制下运行。响应于来自电容阵列ct1的取样输入信号vin以及剩余信号，量化电路140a以及控制逻辑电路140b执行二进位搜索运算法，以对取样输入信号vin执行模拟转数字转换程序。在模拟转数字转换程序中，电容阵列ct1的所述多个开关受控制逻辑电路140b控制，使得量化电路140a决定数字输出dout1。通过相似的运行，响应于来自电容阵列ct2的取样输入信号vin以及剩余信号，数字输出dout2产生自循续渐近式电路系统142。

数据组合电路系统160耦接量化电路140a以及142a，以接收数字输出dout1以及dout2。数据组合电路系统160组合数字输出dout1以及dout2作为数字数据dout。

在一些实施例中，量化电路140a以及142a可采用比较电路实现。在一些实施例中，控制逻辑电路140b以及142b可采用数字控制器电路实现。在一些实施例中，数据组合电路系统160可采用多工器电路实现。在一些实施例中，数据组合电路系统160可采用数据编码/解码电路实现。上述电路系统的实现方式仅为示例的目的，且上述电路系统的各种实现方式皆在本公开的范围内。

需注意的是，为了简化，在后述的附图中，数据组合电路系统160将被省略。图2a是依照本公开一些实施例所示出的模拟转数字转换装置100的操作的示意图。

在一些实施例中，剩余信号vres1响应于由循续渐近式电路系统140所执行的模拟转数字转换程序存储于电容阵列ct1。在一些实施例中，剩余信号vres1可先于循续渐近式电路系统140所执行的模拟转数字转换程序而存储于电容阵列ct1。在一些实施例中，剩余信号vres1可在循续渐近式电路系统140完成模拟转数字转换程序后存储于电容阵列ct1。

在一些实施例中，剩余信号vres1被提供至噪声塑形电路系统120以及122。如此，在模拟转数字转换装置100的操作中，(多个)量化噪声以及其他(多个)噪声(例如：由量化电路140a所造成的)被提供至噪声塑形电路系统120以及122两者。

图2b是依照本公开一些实施例所示出的模拟转数字转换装置100的操作的示意图。

在一些实施例中，剩余信号vres2响应于由循续渐近式电路系统142所执行的模拟转数字转换程序而存储于电容阵列ct2。在一些实施例中，剩余信号vres2可先于循续渐近式电路系统142所执行的模拟转数字转换程序而存储于电容阵列ct2。在一些实施例中，剩余信号vres2可在循续渐近式电路系统142完成模拟转数字转换程序后存储于电容阵列ct2。

在一些实施例中，剩余信号vres2被提供至噪声塑形电路系统120以及122。如此，在模拟转数字转换装置100的操作中，(多个)量化噪声以及其他(多个)噪声(例如：由量化电路142a所造成的)被提供至噪声塑形电路系统120以及122两者。

图3a是依照本公开一些实施例所示出的图1中时钟信号φs1以及φs2的波形的示意图。

在相位k-1，时钟信号φs1具有致能位准(例如：高位准)，且时钟信号φs2具有禁能位准(例如：低位准)。在这个情况下，开关s1导通且开关s2不导通。如此，电容阵列ct1对当前的输入信号vin进行取样以作为取样输入信号vin(k-1)，同时循续渐近式电路系统142响应于在先前相位k-2(未示)所取样的输入信号vin以及先前的剩余信号(未示)执行模拟转数字转换程序。在循续渐近式电路系统142完成模拟转数字转换程序之后，剩余信号vres2存储于电容阵列ct2且传送至噪声塑形电路系统120以及122两者。

在相位k，时钟信号φs2具有致能位准，且时钟信号φs1具有禁能位准。在这个情况下，开关s2导通且开关s1不导通。如此，电容阵列ct2对当前的输入信号vin进行取样作为取样输入信号vin(k)，同时循续渐近式电路系统140响应于取样输入信号vin(k-1)以及剩余信号vres2执行模拟转数字转换程序。在循续渐近式电路系统140完成模拟转数字转换程序之后，剩余信号vres1存储于电容阵列ct1且传送至噪声塑形电路系统120以及122两者。以此类推，模拟转数字转换装置100的操作可被了解。

在这个例子中，执行模拟转数字转换程序的时间区间可相同于对输入信号vin进行取样的时间区间。在一些实施例中，时钟信号φs1(或φs2)具有致能位准的时间区间占期间t1(例如：一个完整的开-关周期，或相应于两个连续相位k-1以及k的总和的时间)的约50％。相应地，时钟信号φs1(或φs2)具有禁能位准的时间区间占期间t1的约50％。通过这样的配置，模拟转数字转换装置100被允许在足够的时间内对输入信号vin进行取样。

图3b是依照本公开一些实施例所示出的图1中时钟信号φs1以及φs2的波形的示意图。

在特定的例子中，模拟转数字转换装置100的效能可能会受限于执行模拟转数字转换程序的时间。在一些实施例中，图3b的时间配置是用以改善这种限制。

如图3b所示，在相位k-1的取样时间t1-1(例如：时钟信号φs1具有致能位准的时间区间)，开关s1导通，使得输入信号vin被电容阵列ct1取样以作为取样输入信号vin(k-1)(未示)。在相位k-1的其余时间t1-2(例如：时钟信号φs1具有禁能位准的时间区间)，循续渐近式电路系统140开始对输入信号vin(k-1)以及剩余信号vres1(其可产生于先前的相位，例如：相位k-2)执行模拟转数字转换程序。在相位k-1，时钟信号φs2具有禁能位准，且剩余信号vres2响应于由循续渐近式电路系统142所执行的模拟转数字转换程序而产生。剩余信号vres2接着被传送至噪声塑形电路系统120(例如：操作o1-1)以及噪声塑形电路系统122(例如：操作o1-2)。

在相位k，时钟信号φs1具有禁能位准，且循续渐近式电路系统140完成对输出信号vin(k-1)以及存储于噪声塑形电路系统120的(多个)信号所执行的模拟转数字转换程序，其中存储于噪声塑形电路系统120的(多个)信号是基于剩余信号vres1以及vres2被决定。需注意的是，虽然循续渐近式电路系统140在相位k-1在未考虑剩余信号vres2的情况下执行模拟转数字转换程序，但循续渐近式电路系统140在相位k仍有考虑到剩余信号vres2，其中剩余信号vres2影响相应于输入信号vin(k-1)的最低有效位元(leastsignificantbits，lbs)。响应于这个模拟转数字转换程序，相应的剩余信号vres1存储于电容阵列ct1，且被传送至噪声塑形电路系统120(例如：操作o2-1)以及噪声塑形电路系统122(例如：操作o2-2)。在相位k的取样时间t2-1(例如：时钟信号φs2具有致能位准的时间区间)，开关s2导通，使得输入信号vin被电容阵列ct2取样以作为取样输入信号vin(k)(未示)。在相位k的其余时间t2-2(例如：时钟信号φs2具有禁能位准的时间区间)，循续渐近式电路系统142开始对输入信号vin(k)以及剩余信号vres2执行模拟转数字转换程序。

在相位k+1，时钟信号φs2具有禁能位准，且相应的剩余信号vres1传送至噪声塑形电路系统122(例如：操作o2-2)，使得循续渐近式电路系统142可完成始于相位k且对取样输入信号vin(k)以及噪声塑形电路系统122上所存储的信号所作的模拟转数字转换程序，其中存储于噪声塑形电路系统122的信号基于剩余信号vres1以及vres2被决定。响应于这个模拟转数字转换程序，相应的剩余信号vres2存储于电容阵列ct2，且被传送至噪声塑形电路系统120(例如：操作o3-1)以及噪声塑形电路系统122(例如：操作o3-2)。以此类推，执行于相位k+2中的取样时间t4-1以及其余时间t4-2的操作可被了解。

如图3b所示，在相位k，时钟信号φs1具有禁能位准的时间区间与取样时间t2-1部分重叠。相似地，在相位k+1，时钟信号φs2具有禁能位准的时间区间与取样时间t3-1部分重叠。通过此配置，各个模拟转数字转换程序执行于时钟信号φs1(或φs2)于两个连续相位(例如：相位k以及k+1)中具有禁能位准的时间区间。据此，模拟转数字转换装置100的取样时间被缩短，且模拟转数字转换装置100被允许可在足够的时间区间执行模拟转数字转换程序。如此，模拟转数字转换装置100能够运行于更高的时钟频率。

在一些实施例中，在两个连续相位(例如：相位k-1以及k，或相位k以及k+1)中，时钟信号φs1(或φs2)具有禁能位准的时间区间(例如：执行模拟转数字转换程序的时间)长于取样时间(例如：t1-1、t2-1、t3-1、或t4-1)。在一些实施例中，时钟信号φs1(或φs2)具有禁能位准的时间区间可占两个连续相位的约75％，且取样时间t1-1(或t2-1)可占两个连续相位的约25％。在一些实施例中，时钟信号φs1(或φs2)具有禁能位准的时间区间可占两个连续相位的约80％，且取样时间t1-1(或t2-1)可占两个连续相位的约20％。在一些实施例中，时钟信号φs1(或φs2)具有禁能位准的时间区间可占两个连续相位的约90％，且取样时间t1-1(或t2-1)可占两个连续相位的约10％。

在一些实施例中，剩余信号vres1(及/或vres2)可同时传送至噪声塑形电路系统120以及122两者(例如：在取样时间t2-1或t3-1)。在一些实施例中，剩余信号vres1可先传送至噪声塑形电路系统122(例如：在取样时间t3-1)，接着传送至噪声塑形电路系统120(例如：在其余时间t3-2)。在一些实施例中，剩余信号vres2可先传送至噪声塑形电路系统120(vres1在取样时间t2-1)，接着传送至噪声塑形电路系统122(例如：在其余时间t2-2)。

上述时钟信号φs1以及φs2的配置以及数值仅用于示例的目的，且本公开不以此为限。

图4a是依照本公开一些实施例所示出的模拟转数字转换装置100于相位k的示意图。图4b是依照本公开一些实施例所示出的模拟转数字转换装置100于相位k+1的示意图。图4c是依照本公开一些实施例所示出的模拟转数字转换装置100于相位k+2的示意图。

在这个例子中，噪声塑形电路系统120包含电容cint1，电容cint1耦接于电容阵列ct1的节点n1与量化电路140a的输入端之间。噪声塑形电路系统122包含电容cint2，电容cint2耦接于电容阵列ct2的节点n2与量化电路142a的输出端之间。

噪声塑形电路系统120以及122共同包含开关电容cex1-cex6。在一些实施例中，在各个相位，开关电容cex1-cex6中的两者耦接至电容阵列ct1，开关电容cex1-cex6中的两者耦接至电容阵列ct2，开关电容cex1-cex6中的两者分别并联耦接电容cint1以及cint2。

举例而言，如图4a所示，在相位k，开关电容cex1以及cex2耦接于电容阵列ct1的所述多个开关与节点n1之间以执行模拟转数字转换程序(例如：时钟信号φs1于相位k中具有禁能位准的时间区间中的操作)。响应于这个模拟转数字转换程序，剩余信号vres1存储于开关电容cex1以及cex2。在相位k，开关电容cex3以及cex4耦接于电容阵列ct2的所述多个开关与节点n2之间以对输入信号vin进行取样(例如：取样时间t2-1中的操作)。开关电容cex5以及cex6分别并联耦接电容cint1以及cint2以于先前的相位k-1(未示)传送剩余信号。

如图4b所示，在相位k+1，开关电容cex1以及cex2分别并联耦接电容cint1以及cint2以进行电荷分享(例如：操作o2-1以及o2-2)。开关电容cex5以及cex6耦接于电容阵列ct1的所述多个开关与节点n1之间以对输入信号vin进行取样(例如：图3b中取样时间t3-1中的操作)。在这个情况下，剩余信号vres1传送至电容cint1以及cint2。据此，相应于循续渐近式电路系统142的模拟转数字转换程序基于剩余信号vres1以及vres2完整地被执行(例如：时钟信号φs2于相位k+1中具有禁能位准的时间区间中的操作)。响应于这个模拟转数字转换程序，剩余信号vres2存储于开关电容cex3以及cex4。

如图4c所示，在相位k+2，开关电容cex3以及cex4分别并联耦接电容cint1以及cint2以进行电荷分享(例如：操作o3-1以及o3-2)。开关电容cex1以及cex2耦接于电容阵列ct2的所述多个开关与节点n2之间以对输入信号vin进行取样(例如：取样时间t4-1中的操作)。在这个情况下，剩余信号vres2传送至电容cint1以及cint2。据此，相应于循续渐近式电路系统140的模拟转数字转换程序基于剩余信号vres1以及vres2完整地被执行(例如：时钟信号φs1于相位k+2中具有禁能位准的时间区间中的操作)。响应于这个模拟转数字转换程序，剩余信号vres1存储于开关电容cex5以及cex6。以此类推，模拟转数字转换装置100的操作将可被了解。

图5a是依照本公开一些实施例所示出的模拟转数字转换装置100于相位k的示意图。图5b是依照本公开一些实施例所示出的模拟转数字转换装置100于相位k+1的示意图。图5c是依照本公开一些实施例所示出的模拟转数字转换装置100于相位k+2的示意图。

相较于图1以及图4a-图4c，如图5a所示，电容阵列ct1以及噪声塑形电路系统120各自(或并联)耦接量化电路140a，且电容阵列ct2以及噪声塑形电路系统122各自(或并联)耦接量化电路142a。

如图5a所示，噪声塑形电路系统120包含电容cint1，电容cint1耦接于量化电路140a的第一输入端与地之间，且量化电路140a的第二输入端耦接节点n1。噪声塑形电路系统122包含电容cint2，电容cint2耦接于量化电路142a的第一输入端与地之间，且量化电路142a的第二输入端耦接节点n2。在一些实施例中，量化电路140a的第一输入端以及第二输入端可耦接至量化电路140a中的相同节点，使得电容阵列ct1以及噪声塑形电路系统120并联耦接。相似地，在一些实施例中，量化电路142a的第一输入端以及第二输入端可耦接至量化电路142a中的相同节点，使得电容阵列ct2以及噪声塑形电路系统122并联耦接。在一些其他的实施例中，量化电路140a(或142a)的第一输入端以及第二输入端可耦接至量化电路140a(或142a)中的不同节点。

图5a-图5c的操作相似于图4a-图4c的操作。举例而言，如图5a所示，在相位k，开关电容cex1以及cex2耦接于电容阵列ct1的所述多个开关与节点n1之间以执行模拟转数字转换程序。响应于这个模拟转数字转换程序，剩余信号vres1存储于开关电容cex1以及cex2。在相位k的起始，开关电容cex3以及cex4耦接于电容阵列ct2的所述多个开关与节点n2之间以对输入信号vin进行取样。开关电容cex5以及cex6分别与电容cint1以及cint2并联耦接以在先前的相位k-1(未示)传送剩余信号。

如图5b所示，在相位k+1，开关电容cex1以及cex2分别与电容cint1以及cint2并联耦接以进行电荷分享。开关电容cex5以及cex6耦接于电容阵列ct1的所述多个开关与节点n1之间以对输入信号vin进行取样。在这个情况下，剩余信号vres1传送至电容cint1以及cint2。据此，相应于循续渐近式电路系统142的模拟转数字转换程序基于剩余信号vres1以及vres2被执行。响应于这个模拟转数字转换程序，剩余信号vres2存储于开关电容cex3以及cex4。

如图5c所示，在相位k+2，开关电容cex3以及cex4分别与电容cint1以及cint2并联耦接以进行电荷分享。开关电容cex1以及cex2耦接于电容阵列ct2的所述多个开关与节点n2之间以对输入信号vin进行取样。在这个情况下，剩余信号vres2传送至电容cint1以及cint2。据此，相应于循续渐近式电路系统140的模拟转数字转换程序基于剩余信号vres1以及vres2被执行。响应于这个模拟转数字转换程序，剩余信号vres1被存储于开关电容cex5以及cex6。以此类推，模拟转数字转换装置100的操作可被了解。

图6是依照本公开一些实施例所示出的图4a-图4c或图5a-图5c中开关电容cex1的示意图。

如图6所示，开关电容cex1包含电容c以及开关电路610。开关电路610基于时钟信号φs1及/或时钟信号φs2运行为多工器电路，以将电容c耦接于电容阵列ct1的所述多个开关与节点n1之间、或耦接于电容阵列ct2的所述多个开关与节点n2之间、或电容c与电容cint1并联耦接。如此，在不同相位，开关电容cex1可被设定以提供不同的功能，如同图4a-图4c及/或图5a-图5c中的讨论。

开关电容cex2-cex6的实现方式可搭配图6而被了解。上述开关电容cex2-cex6的实现方式仅用于示例的目的，且本公开不以此为限。

在上述的附图中，模拟转数字转换装置100是以两个通道作为例子，但本公开不以此为限。在各种实施例中，模拟转数字转换装置100可依据实际需求以两个或更多个通道实施。

综上所述，本公开的模拟转数字转换装置能够提供具有噪声塑形功能以及时间交错转换的电路架构。如此，模拟转数字转换装置的整体效能可被改善。

各种功能性元件和方块已于此公开。对于本技术领域普通技术人员而言，功能方块可由电路(无论是专用电路，还是于一或多个处理器及编码指令控制下操作的通用电路)实现，其一般而言包含用以相应于此处描述的功能及操作对电气回路的操作进行控制的晶体管或其他电路元件。如将进一步理解地，一般而言电路元件的具体结构与互连，可由编译器(compiler)，例如暂存器传递语言(registertransferlanguage，rtl)编译器决定。暂存器传递语言编译器对与组合语言代码(assemblylanguagecode)相当相似的指令码(script)进行操作，将指令码编译为用于布局或制作最终电路的形式。确实地，暂存器传递语言以其促进电子和数字系统设计过程中的所扮演的角色和用途而闻名。

虽然本公开已以实施方式公开如上，然其并非用以限定本公开，任何本领域普通技术人员，在不脱离本公开的构思和范围内，当可作各种的变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。