Δ-Σ模数转换器以及用于操作Δ-Σ模数转换器的方法与流程

本发明涉及δ-σ模数转换器以及用于操作δ-σ模数转换器的方法。

背景技术：

在多种电子设备和系统中，利用模数转换器(adc)将模拟信号转换成数字信号。一种常用的adc架构为δ-σ型adc。δ-σ型adc的差异化方面包括使用过采样结合抽取滤波和量化噪声整形。δ-σ型adc的有利特性包括高分辨率和高稳定性。由于这些特性，经常选择δ-σ型adc用于音频系统，诸如听力设备、麦克风等。

许多音频应用需要高分辨率音频，这需要adc的操作频率至少是标准频率的两倍。为了在常规的adc中实现高分辨率音频，必须增加电流，这也增加了功率消耗。因此，常规的adc不能在提供高分辨率性能的同时保持特定的设计规范，诸如低功耗、低电流、高信噪比(snr)和低总谐波失真(thd)。这部分地是由于δ-σ型adc中常用的运算放大器(“op-amp”)的操作特性。

技术实现要素：

本发明涉及δ-σ模数转换器以及用于操作δ-σ模数转换器的方法。

δ-σ模数转换器包括使用两个开关电容器(sc)电路形成的积分器电路，这两个开关电容器电路共用单个运算放大器。开关电容器电路接收各种控制信号，使得一个sc电路进行采样，而其余sc电路同时进行积分。

本发明解决的技术问题是，常规的adc不能在提供高分辨率性能的同时保持特定的设计规范，诸如低功耗、低电流、高信噪比(snr)和低总谐波失真(thd)。

根据第一方面，δ-σ模数转换器包括：第一积分器电路，其包括：被配置为接收第一输入信号和第二输入信号的第一开关电容器电路；被配置为接收第一输入信号和第二输入信号的第二开关电容器电路；以及包括第一非反相输入端子和第一反相输入端子的第一放大器，其中：第一开关电容器电路连接至第一非反相输入端子和第一反相输入端子；并且第二开关电容电路连接至第一非反相输入端子和第一反相输入端子。

在一个实施方案中，δ-σ模数转换器还包括与第一积分器电路串联连接的第二积分器电路，其中第二积分器电路包括：第三开关电容器电路、第四开关电容器电路、以及包括第二非反相输入端子和第二反相输入端子的第二放大器，其中：第三开关电容器电路连接至第二非反相输入端子和第二反相输入端子；并且第四开关电容电路连接至第二非反相输入端子和第二反相输入端子。

在一个实施方案中，δ-σ模数转换器还包括量化器，该量化器直接连接至第二放大器的输出端子并且被配置为生成数字输出值。

在一个实施方案中，δ-σ模数转换器根据具有第一频率的参考时钟信号进行操作；量化器根据具有第一频率的量化器时钟信号进行操作；并且第一开关电容器电路和第二开关电容器电路根据第一时钟信号和第二时钟信号进行操作，其中第一时钟信号和第二时钟信号是具有第二频率的非重叠信号，第二频率是第一频率的一半。

在一个实施方案中，δ-σ模数转换器还包括选择性地连接至第一开关电容器电路和第二开关电容器电路中的至少一个的多个数模转换器；并且其中：多个数模转换器具有数量为n个的数模转换器；并且第一积分器电路包括多个电容器，其中多个电容器具有数量为n个的电容器。

根据第二方面，用于操作模数转换器的方法包括：根据第一时钟信号进行积分；根据第二时钟信号进行采样；其中：第一时钟信号和第二时钟信号是具有第一频率的非重叠信号；并且同时进行积分和采样。

在一个实施方案中，模数转换器根据具有第二频率的参考时钟进行操作。

在一个实施方案中，该方法还包括根据具有与第二频率相同的第三频率的量化器时钟来进行量化。

在一个实施方案中，第一频率是第三频率的一半。

在一个实施方案中，进行积分包括与放大器一起操作第一开关电容器电路；并且进行采样包括与放大器一起操作第二开关电容器电路。

本发明实现的技术效果是，提供高分辨率adc而不增加电流，同时保持特定的设计规范，诸如低功耗、低电流、高信噪比(snr)和低总谐波失真(thd)。

附图说明

当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图中的类似元件和步骤。

图1是根据本技术的示例性实施方案的音频系统的框图；

图2是根据本技术的示例性实施方案的模数转换器的框图；

图3是根据本技术的示例性实施方案的数模转换器的框图；

图4是根据本技术的各种实施方案的积分器电路的电路图；

图5是根据本技术的示例性实施方案的积分器电路的时序图；

图6是根据本技术的示例性实施方案的第一信号发生器电路的框图；

图7是根据本技术的示例性实施方案的第一信号发生器电路的电路图；

图8是根据本技术的示例性实施方案的第一信号发生器电路生成的各种信号的时序图；

图9是根据本技术的示例性实施方案的可变数模转换器的电路图；

图10是根据本技术的示例性实施方案的第二信号发生器电路；

图11是根据本技术的示例性实施方案的第二信号发生器电路生成的各种信号的时序图；

图12是根据本技术的示例性实施方案的图4的积分器电路的简化电路图；

图13是根据本技术的示例性实施方案的图12的简化电路图的时序图；

图14a是常规的模数转换器的频谱；

图14b是根据本技术的示例性实施方案的模数转换器的频谱；

图15a是具有相对于满标度的-3db输入的常规的模数转换器的频谱；

图15b是根据本技术的示例性实施方案的具有相对于满标度的-3db输入的模数转换器的频谱；

图16a是根据本技术的示例性实施方案的具有相对于满标度的-3db输入、20khz带宽和48khz采样频率的模数转换器的频谱；

图16b是根据本技术的示例性实施方案的具有相对于满标度的-3db输入、40khz带宽和96khz采样频率的模数转换器的频谱；

图17是根据本技术的第一实施方案的δ-σ调制器电路的电路图；

图18是根据本技术的第二实施方案的δ-σ调制器电路的框图；

图19是根据本技术的第三实施方案的δ-σ调制器电路的框图；并且

图20是根据本技术的第四实施方案的δ-σ调制器电路的框图。

具体实施方式

本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可通过被配置成执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本技术可采用可执行多种功能的各种滤波器、放大器、信号转换器、信号处理器以及半导体器件，诸如晶体管、电容器等。此外，本技术可结合任何数量的电子系统(诸如机动车、航空、“智能设备”、便携式设备和消费类电子产品)实施，并且所描述的系统仅为本技术的示例性应用。此外，本技术可采用任何数量的常规技术用于量化、时钟信号生成等。

根据本技术的各个方面的用于模数转换器的方法和装置可结合任何适当的电子系统来操作，该电子系统诸如音频系统、麦克风系统、视频电话、声学系统、听力设备等。

参见图1，根据本技术的各个方面的电子设备和/或系统可包括被配置为检测并处理声音的音频系统100。例如，音频系统100可以接收一个或多个模拟输入信号和/或数字信号，生成一个或多个模拟输出信号，并且将模拟输出信号转换为声音。根据示例性实施方案，音频系统100可以包括集成电路(ic)105、功率放大器110和扬声器115。

一般来讲，可以根据各种特性(诸如信噪比(snr)、动态范围dr和总谐波失真(thd))来描述音频系统100。snr可以如下描述：

(等式1)。

动态范围dr可以如下描述：

dr[db]＝|thd+n|+60

(等式2)，其中thd+n是在-60dbfs输入信号下的具有噪声的总谐波失真。

具有噪声的thd可以如下描述：

(等式3)，其中hd是谐波失真分量。

ic105可以处理一个或多个输入模拟和/或数字信号。例如，ic105可以包括用以选择各种模拟输入信号中的一个的信号选择器120、用以调整选定模拟输入信号的增益的增益调整器电路125(诸如可编程增益放大器)、用以将选定模拟输入信号转换成数字信号的模数转换器(adc)130、用以处理数字信号的数字信号处理器(dsp)135、以及用以将来自dsp135的数字信号转换成模拟输出信号的数模转换器(dac)140。ic105可以将模拟输出信号传输到功率放大器110，其中功率放大器110放大模拟输出信号。然后，功率放大器110可以将模拟输出信号传输到扬声器115，其中扬声器115将模拟信号转换成声波。

参见图2，在示例性实施方案中，adc130可被配置为δ-σ型adc并且包括δ-σ调制器200和数字电路205。δ-σ调制器200可接收模拟输入并生成数字数据。

数字电路205可被配置为处理数字数据。数字电路205可连接至δ-σ调制器200的输出并接收数字数据。数字电路205可包括第一滤波器210，诸如抽取滤波器210和第二滤波器215，诸如高通滤波器，以去除低于预定频率的信号。此外，抽取滤波器210和第二滤波器215可一起操作以进行噪声整形和采样功能。数字电路205可以形成在与ic105相同的芯片上或者配套芯片上。

一般来讲，adc130可根据具有特定频率的参考时钟adc_clk来操作。

参见图3，dac140可以包括用以对多位数字输入进行数字处理的数字电路部分300和用以进行模拟处理的模拟电路部分305。数字电路部分300可包括一起操作以进行噪声整形和采样功能的内插滤波器310，调制器电路315(诸如多位δ-σ调制器)和加扰电路320。内插滤波器310、调制器电路315和加扰电路320一起操作以生成多位数字数据。

模拟电路部分305可包括多位开关电容器dac电路325和输出缓冲器330，多位开关电容器dac电路325和输出缓冲器330一起操作以将数字信号转换成模拟信号并且提供增益调节和/或移除输入模拟信号的高频分量。例如，输出缓冲器330可被配置为二阶低通滤波器、多反馈型二阶低通滤波器、一阶低通滤波器或任何其他合适的架构，并且可为有源类型或无源类型。模拟电路部分305可连接至数字电路部分300的输出。

在各种实施方案中，并且参见图17至图20，δ-σ调制器(dsm)200可被配置为将模拟输入(例如，输入电压vinp和vinn)转换为数字输出(例如，1位数字值或多位数字值)。例如，δ-σ调制器200可包括多个积分器(诸如第一积分器400)，与一个或多个另外的积分器(诸如第二积分器1700，第三积分器1800和第四积分器1900)串联连接。δ-σ调制器200还可以包括量化器1705。

δ-σ调制器200可被布置为具有任何期望的架构。例如，δ-σ调制器200可被配置为二阶dsm(例如，图17)、级联dsm(例如，图18，其中δ-σ调制器200被配置为三阶级联dsm)、多反馈dsm(例如，图19，其中δ-σ调制器200被配置为四阶、多反馈dsm)、或前馈dsm(例如，图20，其中δ-σ调制器200被配置为四阶、前馈dsm)。可以根据特定应用的设计选择来选择特定拓扑。例如，前馈配置可以对高速多位调制器造成时序约束。此外，可以根据期望的噪声整形特性来选择δ-σ调制器200的阶数。

在各种实施方案中，一个或多个积分器可包括一个或多个反馈数模转换器(dac)。例如，并且参见图17、图18和图19，第一积分器400包括一个或多个dac(并且可统称为“dac1”)，第二积分器1700包括一个或多个dac(并且可统称为“dac2”)，第三积分器1800包括一个或多个dac(并且可统称为“dac3”)，第四积分器1900包括一个或多个dac(并且可统称为“dac4”)。

在一个替代的实施方案中，第一积分器400之后的后续积分器可不包括反馈dac。例如，并且参见图20，后续积分器2000、2005和2010不包括反馈dac。

在各种实施方案中，并且参见图4，第一积分器400可被配置为同时对输入信号进行采样和积分。例如，第一积分器400可包括多个开关电容器(sc)电路，诸如第一sc电路410、第二sc电路405，其中每个sc电路被配置为接收模拟输入信号vinp、vinn。第一积分器400还可包括由第一sc电路410和第二sc电路405共用的运算放大器(op-amp)415。

第一sc电路410可包括第一多个开关，诸如开关s1、s2、s3、s4、s5、s6、s7、s8，以及第一多个采样电容器，诸如电容器csp2和csn2。类似地，第二sc电路405可包括第二多个开关，诸如开关s9、s10、s11、s12、s13、s14、s15、s16，以及第二多个采样电容器，诸如电容器csp1和csn1。每个开关(例如，s1:s16)可响应于控制信号并且根据第一相位φ1和第二相位φ2进行操作。

根据各种实施方案，第一sc电路410和第二sc电路405连接至并共用单个运算放大器，诸如运算放大器415。例如，采样电容器csp1和csp2分别经由开关s11和开关s3连接至op-amp415的反相输入端子(-)。类似地，采样电容器csn1和csn2分别经由开关s15和s7连接至op-amp415的非反相输入端子(+)。运算放大器415可包括由多个晶体管形成的常规op-amp。

一般来讲，为了保持稳定的操作，op-amp415必须以与参考时钟adc_clk的频率的至少5倍的单位增益频率操作。单位增益频率与晶体管的跨导相连接。此外，晶体管的跨导与晶体管的漏电流的平方根成比例。因此，当参考时钟adc_clk的频率加倍时，通过op-amp415的电流增加4倍以维持稳定的操作，如上所述。

第一积分器400还可包括多个积分电容器，诸如第一积分电容器cip1和第二积分电容器cin1。可将每个积分电容器cip1、cin1耦接在op-amp415的输出端子与输入端子之间。例如，可将第一积分电容器cip1耦接在正输出端子(+)与反相输入端子(-)之间，同时可将第二积分电容器cin1耦接在负输出端子(-)与非反相端子(+)之间。

在各种实施方案中，第一积分器400还可包括选择性地连接至sc电路410、405的多个反馈数模转换器(dac)420，诸如第一反馈dac420(1)、第二反馈dac420(2)、第三反馈dac420(3)、和第四反馈dac420(4)。根据示例性实施方案，第一反馈dac420(1)可选择性地连接至采样电容器csp2和csn2，第二反馈dac420(2)可选择性地连接至采样电容器csp2和csn2，第三反馈dac420(3)可选择性地连接至采样电容器csp1和csn1，并且第四反馈dac420(4)可选择性地连接至采样电容器csp1和csn1。

参见图9至图11，每个dac420可响应于多个选择信号，诸如第一选择信号dac_sel1、第二选择信号dac_sel2和可响应量化器1705的输出值的控制信号da_ctl(p/n)。正电压可与控制信号da_ctlp相关联，并且负电压可与控制信号da_ctln相关联。可替代地，正电压可与控制信号da_ctln相关联，并且负电压可与控制信号da_ctlp相关联。此外，控制信号da_ctlp和da_ctln可具有彼此相对的相位。

根据示例性实施方案，每个dac420被配置为1位dac并且可包括多个开关，诸如开关s23:s30、第一dac电容器da_cap1和第二dac电容器da_cap2。dac420的开关可接收并响应于各种控制信号，诸如信号φ1、φ2、φd1、φd2、φd1b和φd2b。

音频系统100可包括信号发生器电路1000，该信号发生器电路响应于控制信号da_ctl(p/n)并且被配置为根据控制信号da_ctl(p/n)生成信号φd1、φd2、φd1b和φd2b。在示例性实施方案中，信号发生器电路1000可包括开关s31和s32，第一延迟电路1005和第二延迟电路1010。信号φd1和φd1b可由第一延迟电路1005生成，并且信号φd2和φd2b可由第二延迟电路1010生成。信号φd1和φd1b可具有彼此相反的时序，并且信号φd2和φd2b可具有彼此相反的时序。信号φd1和φd2可具有彼此稍微偏移的时序，并且信号φd1b和φd2b可具有彼此稍微偏移的时序，如图11所示。

在各种实施方案中，并且参见图4、图5、图9和图10，第一积分器400还可包括多个反馈开关，诸如开关s17:s24。每个反馈开关可响应于选择信号，诸如第一选择信号dac_sel1、第二选择信号dac_sel2、第三选择信号dac_sel1b、和第四选择信号dac_sel2b。根据示例性实施方案，第三选择信号dac_sel1b具有第一选择信号dac_sel1的反相，并且第四选择信号dac_sel2b具有第二选择信号dac_sel2的反相。此外，第一选择信号dac_sel1和第二选择信号dac_sel2可根据参考时钟adc_clk各自生成不同的特定周期信号。

在示例性实施方案中，每个反馈dac420，经由来自多个反馈开关的两个反馈开关，选择性地连接至第一sc电路410和/或第二sc电路405。换句话讲，两个反馈开关连接在一个反馈dac420的输出端子与两个采样电容器之间。因此，反馈开关的操作选择性地将反馈dac420连接至一个或多个采样电容器，如上所述。这些选择性连接可有效地抑制由反馈dac420的电容器失配引起的特性的劣化。

第二积分器1700可类似地被配置为第一积分器400并且能够同时进行积分和采样。例如，第二积分器1700(与第一积分器400类似地布置)可包括共用单个op-amp(例如，op-amp415(2))的两个开关电容器电路，开关电容器电路包括开关和电容器。第二积分器1700还可包括多个反馈dac，诸如反馈dac1720(1)、1720(2)、1720(3)、1720(4)。反馈dac1720可响应于控制信号da_ctl(p/n)。反馈dac1720可直接连接至采样电容器，诸如采样电容器csp3、csn3、csp4、csn4。

根据示例性实施方案，第三积分器1800和第四积分器1900具有与第二积分器1700相同或基本上相同的配置。

量化器1705可被配置为将输入电压转换为数字值。量化器1705可连接至δ-σ调制器200的最后一个积分器的op-amp415的输出端子，诸如图17、图19和图20所示，或连接以接收中间积分器(例如，如图18所示的第二积分器1700)的op-amp输出。可将量化器1705的输出端子连接至数字电路205的输入。在各种实施方案中，量化器1705可生成单位输出值，而其他实施方案可生成多位输出值。

量化器1705的输出值可用于控制积分器，诸如第一积分器400、第二积分器1700、第三积分器1800和第四积分器1900。例如，量化器1705的输出值可确定控制信号(da_ctlp)是正电压还是负电压，以及控制信号(da_ctln)是正电压还是负电压。在各种实施方案中，其中一个控制信号(例如，da_ctlp)将是正电压，并且其余控制信号(例如，da_ctln)将是负电压。负电压或正电压的分配可基于设计偏好。

参见图6、图7和图8，音频系统100还可包括被配置为生成各种时钟信号和/或数字信号的600信号发生器电路。例如，根据示例性实施方案，第二信号发生器电路600被配置为生成量化器时钟信号(量化器clk)，具有第一相位φ1的第一时钟信号clk1，具有第二相位φ2的第二时钟信号，第一选择信号dac_sel1和第二选择信号dac_sel2。第二信号发生器电路600可根据参考时钟信号adc_clk生成各种时钟信号和/或数字信号。

根据示例性实施方案，第二信号发生器电路600可包括一起操作的时钟驱动器电路605、第一时钟分频器电路610、第二时钟分频器电路615、第三时钟分频器电路625、时钟发生器电路620、第一数字电路630和第二数字电路635，以生成各种时钟信号和数字信号。

在示例性实施方案中，时钟驱动器电路605可被配置为接收参考时钟信号adc_clk并生成量化器时钟信号。量化器时钟信号具有与参考时钟adc_clk的频率相同的频率。时钟驱动器电路605可包括多个反相器。

第一时钟分频器电路610可被配置为接收参考时钟信号adc_clk并将参考时钟信号除以2(即，adc_clk/2)。

第二时钟分频器电路615可被配置为接收参考时钟信号adc_clk并将参考时钟信号除以2n(即，adc_clk/2n)，其中n为自然数。第二时钟分频器电路615可将其输出传输至第三时钟分频器电路625的输入和第二数字电路635的输入。

第三时钟分频器电路625可连接以接收第二时钟分频器电路615的输出并将输出除以2。第三时钟分频器电路625的输出可被传输至第一数字电路630。

时钟发生器620可连接至第一时钟分频器电路610的输出并且被配置为根据第一时钟分频器电路610的分频时钟信号生成第一时钟信号clk1和第二时钟信号clk2，其中第一时钟信号clk1和第二时钟信号clk2具有非重叠相位。根据示例性实施方案，时钟发生器电路620可包括多个逻辑电路，诸如多个反相器和多个或非门。

第一数字电路630可被配置为根据第一时钟信号clk1和第三时钟分频器电路625的输出来生成第一选择信号dac_sel1。第二数字电路635可被配置为根据第二时钟信号clk2和第二时钟分频器电路615的输出来生成第二选择信号dac_sel2。在示例性实施方案中，第一数字电路630和第二数字电路635中的每个可包括响应于第一时钟信号clk1和第二时钟信号的clk2的d触发器电路。第一选择信号dac_sel1和第二选择信号dac_sel2分别为在第一时钟信号clk1的正边沿和第二时钟信号clk2的正边沿处的输出。

在操作中，并且根据各种实施方案，每个积分器(例如，第一积分器400、第二积分器1700、第三积分器1800和第四积分器1900)可操作以同时进行采样和积分。例如，并且参见图12和图13，当第一sc电路405正在进行采样时，第二sc电路410正在进行积分，反之亦然。此外，每个积分器以量化时钟信号的频率的一半的频率进行操作。

此外，并参见图4和图5，对于参考时钟adc_clk的每个时钟周期，根据第一时钟信号clk1和第二时钟信号clk2以及第一选择信号dac_sel1和第二选择信号dac_sel2，两个采样电容器连同两个反馈dac420一起被激活。因此，两个采样电容器中的一个正在进行采样，而剩余的采样电容器正在进行积分。

参见图14a，常规系统表现出显著数量的量化噪声。相比之下，并且参见图14b，本技术的实施方案表现出比常规系统少很多的量化噪声。类似地，并且参见图15a至图15b，当给定-3dbfs输入信号时，常规系统表现出显著数量的量化噪声(图15a)，而本技术的实施方案表现出比常规系统少很多的量化噪声(图15b)。由第一信号发生器电路600和第二信号发生器电路1000生成的各种控制信号大大有助于减少量化噪声。

本技术的实施方案能够在不增加电流的情况下实现几乎相同的常规(标准)操作频率特性。例如，并参见图16a，当给定-3dbfs输入信号并且在6.144mhz(即，标准操作频率)的参考时钟、20khz的带宽和48khz的采样频率下操作时，音频系统100将产生特定频谱。参见图16b，并且根据本技术的实施方案，音频系统100将产生与标准操作频率相同的频谱，同时在12.288mhz(标准操作频率的双倍)的参考时钟、40khz的带宽和96khz的采样频率下操作。换句话讲，即使操作频率加倍，本技术的实施方案也能够实现几乎相同的特性而不增加电流。

在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。

已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其它方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。

上文已经针对具体实施方案描述了有益效果、其它优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。

术语“包含”、“包括”或其任何变型形式旨在提及非排它性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其它要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其它组合和/或修改可在不脱离其一般原理的情况下变化或以其它方式特别适于具体环境、制造规范、设计参数或其它操作要求。

上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出改变和修改。这些和其它改变或修改旨在包括在本技术的范围内，如以下权利要求书所述。

根据第一方面，δ-σ模数转换器包括：第一积分器电路，其包括：被配置为接收第一输入信号和第二输入信号的第一开关电容器电路；被配置为接收第一输入信号和第二输入信号的第二开关电容器电路；以及包括第一非反相输入端子和第一反相输入端子的第一放大器，其中：第一开关电容器电路连接至第一非反相输入端子和第一反相输入端子；并且第二开关电容电路连接至第一非反相输入端子和第一反相输入端子。

在一个实施方案中，δ-σ模数转换器还包括与第一积分器电路串联连接的第二积分器电路，其中第二积分器电路包括：第三开关电容器电路、第四开关电容器电路、以及包括第二非反相输入端子和第二反相输入端子的第二放大器，其中：第三开关电容器电路连接至第二非反相输入端子和第二反相输入端子；并且第四开关电容电路连接至第二非反相输入端子和第二反相输入端子。

在一个实施方案中，第二积分器电路还包括：响应于控制信号并且直接连接至第三开关电容器电路和第四开关电容器电路中的至少一个的多个数模转换器。

在一个实施方案中，δ-σ模数转换器还包括量化器，该量化器直接连接至第二放大器的输出端子并且被配置为生成数字输出值。

在一个实施方案中，δ-σ模数转换器根据具有第一频率的参考时钟信号进行操作；量化器根据具有第一频率的量化器时钟信号进行操作；并且第一开关电容器电路和第二开关电容器电路根据第一时钟信号和第二时钟信号进行操作，其中第一时钟信号和第二时钟信号是具有第二频率的非重叠信号，第二频率是第一频率的一半。

在一个实施方案中，δ-σ模数转换器还包括响应于量化器的数字输出值并且连接至第一开关电容器电路和第二开关电容器电路中的至少一个的多个数模转换器。

在一个实施方案中，δ-σ模数转换器还包括经由开关连接至第一开关电容器电路和第二开关电容器电路中的至少一个的多个数模转换器。

在一个实施方案中，来自多个数模转换器的每个数模转换器响应于控制信号、第一数字信号和第二数字信号。

在一个实施方案中，δ-σ模数转换器还包括选择性地连接至第一开关电容器电路和第二开关电容器电路中的至少一个的多个数模转换器；并且其中：多个数模转换器具有数量为n个的数模转换器；并且第一积分器电路包括多个电容器，其中多个电容器具有数量为n个的电容器。

根据第二方面，用于操作模数转换器的方法包括：根据第一时钟信号进行积分；根据第二时钟信号进行采样；其中：第一时钟信号和第二时钟信号是具有第一频率的非重叠信号；并且同时进行积分和采样。

在一个实施方案中，模数转换器根据具有第二频率的参考时钟进行操作。

在一个实施方案中，该方法还包括根据具有与第二频率相同的第三频率的量化器时钟来进行量化。

在一个实施方案中，第一频率是第三频率的一半。

在一个实施方案中，进行积分包括与放大器一起操作第一开关电容器电路；并且进行采样包括与放大器一起操作第二开关电容器电路。

根据第三方面，系统包括：信号发生器电路，该信号发生器电路被配置为根据具有第一频率的参考时钟信号来生成：第一时钟信号和第二时钟信号，其中第一时钟信号和第二时钟信号为具有第二频率的非重叠信号，第二频率是第一频率的一半；以及根据参考时钟信号的量化器时钟信号，其中量化器时钟信号具有第一频率；以及与信号发生器电路通信的模数转换器，并且包括：第一积分器电路，被配置为根据第一时钟信号和第二时钟信号同时进行积分和采样；第二积分器电路，与第一积分器电路串联连接并且被配置为根据第一时钟信号和第二时钟信号同时进行积分和采样；以及量化器，连接至第二积分器电路的输出并且被配置为：根据具有第二频率的量化器时钟信号进行量化，其中第二频率是第一频率的两倍；并且生成数字输出。

在一个实施方案中，第一积分器电路包括：被配置为接收第一输入信号和第二输入信号的第一开关电容器电路；被配置为接收第一输入信号和第二输入信号的第二开关电容器电路；以及包括第一非反相输入端子和第一反相输入端子的第一放大器，其中：第一开关电容器电路连接至第一非反相输入端子和第一反相输入端子；并且第二开关电容电路连接至第一非反相输入端子和第一反相输入端子。

在一个实施方案中，该系统还包括经由开关连接至第一开关电容器电路和第二开关电容器电路中的至少一个的多个数模转换器，其中来自多个数模转换器的每个数模转换器响应于：基于量化器的数字输出的控制信号；第一数字信号；以及第二数字信号。

在一个实施方案中，第二积分器电路包括：第三开关电容器电路、第四开关电容器电路、以及包括第二非反相输入端子和第二反相输入端子的第二放大器，其中：第三开关电容器电路连接至第二非反相输入端子和第二反相输入端子；并且第四开关电容电路连接至第二非反相输入端子和第二反相输入端子。

在一个实施方案中，第二积分器电路还包括：多个数模转换器，其直接连接至第三开关电容器电路和第四开关电容器电路中的至少一个并且响应于基于量化器的数字输出的控制信号。

在一个实施方案中，第一积分器电路包括：总数量的采样电容器；以及总数量的数模转换器；并且数模转换器的总数量等于采样电容器的总数量。