EFUSE的烧写方法、EFUSE烧写电路与电子装置与流程

文档序号:23474029发布日期:2020-12-29 13:25阅读:1142来源:国知局
EFUSE的烧写方法、EFUSE烧写电路与电子装置与流程

本申请涉及efuse烧写领域,具体而言,涉及一种efuse的烧写方法、efuse烧写电路与电子装置。



背景技术:

现有的efuse烧写技术中,一般采用仪器设备产生一定电压幅值的脉冲信号,作为efuse烧写电压实现对efuse的烧写,一但efuse烧写失败,需要重新调整脉冲信号的幅值,efuse的烧写效率较低。



技术实现要素:

本申请的主要目的在于提供一种efuse的烧写方法、efuse烧写电路与电子装置,以解决现有技术中efuse烧写效率较低的问题。

为了实现上述目的,根据本申请的一个方面,提供了一种efuse的烧写方法,包括:生成烧写电压,所述烧写电压大于或者等于efuse的熔断电压;采用所述烧写电压对所述efuse进行烧写。

进一步地,生成烧写电压,包括:实时检测所述efuse是否被熔断;在检测到所述efuse被熔断的情况下,确定所述烧写电压大于或者等于所述efuse的所述熔断电压;在检测到所述efuse不被熔断的情况下,增加所述烧写电压的幅值,直到所述efuse被熔断。

根据本申请的又一个方面,提供了一种efuse烧写电路,包括:脉冲整形器,具有第一输入端和输出端,所述脉冲整形器的第一输入端用于输入脉冲信号,所述脉冲信号的幅值为第一电压,所述脉冲整形器的输出端用于输出烧写电压,所述烧写电压用于对efuse进行烧写,所述烧写电压的幅值为第二电压,所述第二电压大于或者等于所述efuse的熔断电压。

进一步地,所述efuse烧写电路还包括:检测单元,分别与所述脉冲整形器和efuse电连接,用于实时检测所述efuse是否被熔断。

进一步地,所述脉冲整形器还具有第二输入端和第三输入端,所述第二输入端用于输入控制信号,所述控制信号为电压递增式信号或者电压递减式信号,所述第三输入端用于输入时钟信号,所述脉冲整形器根据所述控制信号和所述时钟信号对所述脉冲信号整形,输出所述烧写电压。

进一步地,所述脉冲整形器包括:逻辑门,所述逻辑门的输入端用于输入所述控制信号和所述时钟信号;开关单元,所述开关单元的输入端与所述逻辑门的输出端电连接,所述开关单元的输出端输出运算信号,所述逻辑门的输出端的输出信号用于控制所述开关单元的打开和关闭,所述运算信号随所述开关单元的状态地变化而变化;加法器,具有第一输入端、第二输入端和输出端,所述加法器的第一输入端输入为所述脉冲整形器的第一输入端,所述加法器的第二输入端输入与开关单元的输出端电连接,所述加法器的输出端为所述脉冲整形器的输出端。

进一步地,所述开关单元包括mos管和/或bjt。

进一步地,所述逻辑门包括与非门和与门,所述开关单元包括p型mos管和n型mos管,所述与非门的第一输入端用于输入所述时钟信号,所述与非门的第二输入端用于输入所述控制信号,所述控制信号为所述电压递增式信号,所述与非门的输出端与所述p型mos管的栅极电连接,所述p型mos管的源极与电源端电连接,所述p型mos管的漏极与所述n型mos管的漏极电连接,所述与门的第一输入端用于输入所述时钟信号,所述与门的第二输入端用于输入所述控制信号,所述控制信号为所述电压递减式信号,所述与门的输出端与所述n型mos管的栅极电连接,所述n型mos管的源极接地,所述p型mos管的漏极输出所述运算信号。

进一步地,所述脉冲整形器还包括第一电容、电阻和第二电容,所述第一电容的第一端与所述加法器的第二输入端电连接,所述第一电容的第二端与所述p型mos管的漏极电连接,所述电阻的第一端与所述p型mos管的漏极电连接,所述电阻的第二端与所述第二电容的第一端电连接,所述第二电容的第二端接地。

进一步地,所述第二电压是递增的。

根据本申请的另一个方面,提供了一种电子装置,包括efuse烧写电路、脉冲信号发生器和时钟信号发生器,所述efuse烧写电路分别与所述脉冲信号发生器和所述时钟信号发生器电连接,所述脉冲信号发生器用于产生脉冲信号,所述时钟信号发生器用于产生时钟信号,所述efuse烧写电路为任意一种所述的efuse烧写电路。

进一步地,所述电子装置还包括控制信号发生器,所述控制信号发生器与所述efuse烧写电路电连接,所述控制信号发生器用于产生控制信号,所述控制信号为电压递增式信号或者电压递减式信号。

应用本申请的技术方案,首先生成烧写电压,然后采用烧写电压对efuse进行烧写,由于efuse进行烧写大于或者等于efuse的熔断电压,所以可以保证待烧写的efuse全部烧写成功,避免了在efuse烧写不成功的情况下,重新调整烧写电压的问题,提高了efuse的烧写效率,且保证了efuse烧写的成功率。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:

图1示出了根据本申请的实施例的efuse的烧写方法流程图;

图2示出了根据本申请的一种实施例的efuse烧写电路示意图;

图3示出了根据本申请的另一种实施例的efuse烧写电路示意图。

其中,上述附图包括以下附图标记:

01、脉冲整形器;02、检测单元;03、efuse;04、与非门;05、与门;06、加法器;07、驱动器。

具体实施方式

应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。

正如背景技术所介绍的,现有技术中的efuse烧写效率较低,为了解决如上efuse烧写效率较低的问题,本申请的实施例提供了一种efuse的烧写方法、efuse烧写电路与电子装置。

图1示出了根据本申请的实施例的efuse的烧写方法流程图。如图1所示,该烧写方法包括:

步骤s101,生成烧写电压,上述烧写电压大于或者等于efuse的熔断电压;

步骤s102,采用上述烧写电压对上述efuse进行烧写。

上述方案中,首先生成烧写电压,然后采用烧写电压对efuse进行烧写,由于efuse进行烧写大于或者等于efuse的熔断电压,所以可以保证待烧写的efuse全部烧写成功,避免了在efuse烧写不成功的情况下,重新调整烧写电压的问题,提高了efuse的烧写效率,且保证了efuse烧写的成功率。

具体地,在有多个efuse待烧写的情况下,可能存在efuse的熔断电压不相同的情况,为保证所有的efuse均被烧写成功,可以使得烧写电压大于最大的熔断电压。

本申请的一种实施例中,生成烧写电压,包括:实时检测上述efuse是否被熔断;在检测到上述efuse被熔断的情况下,确定上述烧写电压大于或者等于上述efuse的上述熔断电压;在检测到上述efuse不被熔断情况下,增加上述烧写电压的幅值,直到上述efuse被熔断。即通过实时检测efuse是否被熔断,实时调整烧写电压,以保证所有的efuse一次烧写成功,避免了有多个efuse时,其中一个efuse烧写不成功,需要重新烧写所有的efuse的问题,提高了efuse的烧写效率。

本申请的一种典型的实施例,提供了一种efuse烧写电路,如图2所示,包括:脉冲整形器01,具有第一输入端和输出端,上述脉冲整形器01的第一输入端用于输入脉冲信号pul,上述脉冲信号pul的幅值为第一电压,上述脉冲整形器01的输出端用于输出烧写电压,上述烧写电压用于对efuse03进行烧写,上述烧写电压的幅值为第二电压,上述第二电压大于或者等于上述efuse03的熔断电压。

上述方案中,通过脉冲整形器对输入的脉冲信号进行整形,输出烧写电压,输出的烧写电压大于或者等于上述efuse的熔断电压,所以可以保证待烧写的efuse全部烧写成功,避免了在efuse烧写不成功的情况下,重新调整烧写电压的问题,提高了efuse的烧写效率,且保证了efuse烧写的成功率。

具体地,在有多个efuse待烧写的情况下,可能存在efuse的熔断电压不相同的情况,为保证所有的efuse均被烧写成功,可以使得烧写电压大于最大的熔断电压。

本申请的一种实施例中,如图2所示,上述efuse03烧写电路还包括检测单元02,检测单元02分别与上述脉冲整形器01和efuse03电连接,用于实时检测上述efuse03是否被熔断。脉冲整形器01可以根据检测单元02的检测结果,实时调整烧写电压的大小,以满足所有的efuse03均被烧写成功。

本申请的另一种实施例中,如图2所示,上述脉冲整形器01还具有第二输入端和第三输入端,上述第二输入端用于输入控制信号ctrl,上述控制信号ctrl为电压递增式信号或者电压递减式信号,上述第三输入端用于输入时钟信号clk,上述脉冲整形器01根据上述控制信号ctrl和上述时钟信号clk对上述脉冲信号pul整形,输出上述烧写电压。即脉冲整形器01对控制信号ctrl和时钟信号clk做处理,输出烧写电压。

本申请的又一种实施例中,如图2和图3所示,上述脉冲整形器01包括逻辑门、开关单元和加法器06,上述逻辑门的输入端用于输入上述控制信号和上述时钟信号clk;上述开关单元的输入端与上述逻辑门的输出端电连接,上述开关单元的输出端输出运算信号,上述逻辑门的输出端的输出信号用于控制上述开关单元的打开和关闭,上述运算信号随上述开关单元的状态地变化而变化;加法器06具有第一输入端、第二输入端和输出端,上述加法器06的第一输入端输入为上述脉冲整形器01的第一输入端,上述加法器06的第二输入端输入与开关单元的输出端电连接,上述加法器06的输出端为上述脉冲整形器01的输出端。即在逻辑门、开关单元和加法器06的共同作用下,输出烧写电压。

本申请的再一种实施例中,上述开关单元包括mos管和/或bjt,mos管和bjt的数量和连接关系可以根据实际情况进行调整,以满足efuse的烧写。

本申请的一种实施例中,如图3所示,上述逻辑门包括与非门04和与门05,上述开关单元包括p型mos管p和n型mos管n,上述与非门04的第一输入端用于输入上述时钟信号clk,上述与非门04的第二输入端用于输入上述控制信号,上述控制信号为上述电压递增式信号up,上述与非门04的输出端与上述p型mos管p的栅极电连接,上述p型mos管p的源极与电源端hdvv电连接,上述p型mos管p的漏极与上述n型mos管n的漏极电连接,上述与门05的第一输入端用于输入上述时钟信号clk,上述与门05的第二输入端用于输入上述控制信号,上述控制信号为上述电压递减式信号down,上述与门05的输出端与上述n型mos管n的栅极电连接,上述n型mos管n的源极接地,上述p型mos管p的漏极输出上述运算信号。

本申请的另一种实施例中,如图3所示,上述脉冲整形器01还包括第一电容c1、电阻r和第二电容c2,上述第一电容c1的第一端与上述加法器06的第二输入端电连接,上述第一电容c1的第二端与上述p型mos管p的漏极电连接,上述电阻r的第一端与上述p型mos管p的漏极电连接,上述电阻r的第二端与上述第二电容c2的第一端电连接,上述第二电容c2的第二端接地。p型mos管p的漏极的输出信号cpotu,电源端hdvv表示为hvdd,图3中示出了cpotu和hvdd的示意图,加法器06的正输入端的输入信号表示为psin,图3中示出了psin的示意图,脉冲信号pul与psin经过加法器06的作用后输出递增式的烧写电压,用于对efuse03进行烧写。

本申请的一种实施例中,如图3所示,上述第二电压是递增的,具体地,上述第二电压是逐渐递增的,即不断地增加第二电压的幅值,且实时检测efuse03是否被熔断,在检测到efuse03被熔断的情况下,确定第二电压已经满足要求,无需继续增大第二电压的幅值,在efuse03有多个的情况下,实时检测每一个efuse03的状态,根据efuse03是否被熔断,实时调整第二电压的幅值。

本申请的一种实施例中,如图3所示,efuse03烧写电路还包括驱动器07,驱动器07的输入端输入脉冲信号pul,驱动器07的输出端与加法器06的负输入端连接,加法器06的输出端输出烧写信号,该烧写信号是递增式的电压信号。

本申请的另一种典型的实施例,提供了一种电子装置,包括efuse烧写电路、脉冲信号发生器和时钟信号发生器,上述efuse烧写电路分别与上述脉冲信号发生器和上述时钟信号发生器电连接,上述脉冲信号发生器用于产生脉冲信号,上述时钟信号发生器用于产生时钟信号,上述efuse烧写电路为任意一种上述的efuse烧写电路。应用该电子装置通过脉冲整形器对输入的脉冲信号进行整形,输出烧写电压,输出的烧写电压大于或者等于上述efuse的熔断电压,所以可以保证待烧写的efuse全部烧写成功,避免了在efuse烧写不成功的情况下,重新调整烧写电压的问题,提高了efuse的烧写效率,且保证了efuse烧写的成功率。

本申请的另一种实施例中,上述电子装置还包括控制信号发生器,上述控制信号发生器与上述efuse烧写电路电连接,上述控制信号发生器用于产生控制信号,上述控制信号为电压递增式信号或者电压递减式信号。通过对控制信号、脉冲信号和时钟信号进行处理,得到烧写信号,烧写信号用于对efuse进行烧写。

从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:

1)、本申请的efuse的烧写方法,首先生成烧写电压,然后采用烧写电压对efuse进行烧写,由于efuse进行烧写大于或者等于efuse的熔断电压,所以可以保证待烧写的efuse全部烧写成功,避免了在efuse烧写不成功的情况下,重新调整烧写电压的问题,提高了efuse的烧写效率,且保证了efuse烧写的成功率。

2)、本申请的efuse烧写电路,通过脉冲整形器对输入的脉冲信号进行整形,输出烧写电压,输出的烧写电压大于或者等于上述efuse的熔断电压,所以可以保证待烧写的efuse全部烧写成功,避免了在efuse烧写不成功的情况下,重新调整烧写电压的问题,提高了efuse的烧写效率,且保证了efuse烧写的成功率。

以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1