技术特征：
1.一种比较器，其特征在于，包括：第一级电路，其包括主电路、辅电路以及共有电路，所述主电路和所述辅电路均连接电源端或者接地端，所述共有电路连接接地端或者电源端，所述主电路用于在采样阶段根据第一输入信号和第一参考信号生成第一差分信号，所述辅电路用于在采样阶段根据第二输入信号和第二参考信号生成第二差分信号；第二级电路，其连接电源端和接地端，其与所述第一级电路的输出端连接，用于在重生阶段对所述第一差分信号和所述第二差分信号进行放大处理和锁存处理，以输出比较结果。2.根据权利要求1所述的比较器，其特征在于，所述第一级电路和所述第二级电路在各自电流路径上具有相同的晶体管数量。3.根据权利要求2所述的比较器，其特征在于，所述主电路包括：第一输入晶体管，其控制端用于接收所述第一输入信号，其第一端作为所述主电路的第一输出端；第二输入晶体管，其控制端用于接收所述第一参考信号，其第一端作为所述主电路的第二输出端；第三输入晶体管，其控制端用于接收时钟信号，其第一端连接所述第一输入晶体管的第二端、所述第二输入晶体管的第二端，其第二端连接接地端或电源端。4.根据权利要求3所述的比较器，其特征在于，所述辅电路包括至少一个并联的均衡模块；每个均衡模块包括：第四输入晶体管，其控制端用于接收所述第二输入信号，其第一端作为所述均衡模块的第一输出端；第五输入晶体管，其控制端用于接收所述第二参考信号，其第一端作为所述均衡模块的第二输出端；第六输入晶体管，其控制端用于接收时钟信号，其第一端与所述第四输入晶体管的第二端、所述第五输入晶体管的第二端连接，其第二端用于接接地端或者电源端。5.根据权利要求4所述的比较器，其特征在于，所述共有电路包括：第七输入晶体管，其控制端用于接收时钟信号，其第一端接电源端或接地端，其第二端与所述第一输入晶体管的第一端、所述第四输入晶体管的第一端连接；第八输入晶体管，其控制端用于接收时钟信号，其第一端接电源端或接地端，其第二端与所述第二输入晶体管的第一端、所述第五输入晶体管的第一端连接。6.根据权利要求5所述的比较器，其特征在于，所述第一输入晶体管至所述第六输入晶体管的类型相同，所述第七输入晶体管和所述第八输入晶体管的类型相同。7.根据权利要求6所述的比较器，其特征在于：所述第一输入晶体管和所述第二输入晶体管的尺寸相同；所述第四输入晶体管和所述第五输入晶体管的尺寸相同；所述第四输入晶体管的尺寸小于所述第一输入晶体管尺寸的二分之一。8.根据权利要求7所述的比较器，其特征在于：若所述第一输入晶体管至所述第六输入晶体管均为n型晶体管，所述n型晶体管的漏极为第一端，n型晶体管的栅极为控制端；
若所述第七输入晶体管和所述第八输入晶体管的类型为p型晶体管，所述p型晶体管的源极为第一端，所述p型晶体管的栅极为控制端；或者若所述第一输入晶体管至所述第六输入晶体管均为p型晶体管，所述p型晶体管的漏极为第一端，所述p型晶体管的栅极为控制端；若所述第七输入晶体管和所述第八输入晶体管的类型为n型晶体管，所述n型晶体管的源极为第一端，所述n型晶体管的栅极为控制端。9.根据权利要求1所述的比较器，其特征在于，所述第二级电路包括：第一输出晶体管，其控制端为所述第二级电路的第一输入端，其第一端为所述第二级电路的第一输出端，其第二端连接地端或电源端；第二输出晶体管，其控制端为所述第二级电路的第二输入端，其第一端为所述第二级电路的第二输出端，其第二端连接地端或电源端；第三输出晶体管，其第一端与第一输出晶体管的第一端连接，其第二端与第一输出晶体管的第二端连接；第四输出晶体管，其第一端与第二输出晶体管的第一端连接，其第二端与第二输出晶体管的第二端连接；第五输出晶体管，其第二端连接第三输出晶体管的第一端，其控制端连接所述第三输出晶体管的控制端，其控制端还与第四输出晶体管的第一端连接；第六输出晶体管，其第二端连接第四输出晶体管的第一端，其控制端连接所述第四输出晶体管的控制端，其控制端还与第三输出晶体管的第一端连接；第七输出晶体管，其控制端用于接收时钟信号，其第一端连接电源端或接地端，其第二端和所述第五输出晶体管的第一端、所述第六输出晶体管的第一端连接。10.根据权利要求9所述的比较器，其特征在于：所述第一输出晶体管至所述第四输出晶体管均为n型晶体管，n型晶体管的漏极为第一端，n型晶体管的栅极为控制端；所述第五输出晶体管至所述第七输出晶体管均为p型晶体管，p型晶体管的源极为第一端，p型晶体管的栅极为控制端。11.根据权利要求9所述的比较器，其特征在于：所述第一输出晶体管至所述第四输出晶体管均为p型晶体管，p型晶体管的漏极为第一端，p型晶体管的栅极为控制端；所述第五输出晶体管至所述第七输出晶体管均为n型晶体管，n型晶体管的源极为第一端，n型晶体管的栅极为控制端。12.一种判决反馈均衡电路，其特征在于，包括四个如权利要求11中任意一项所述的比较器，依次标记为第一比较器、第二比较器、第三比较器以及第四比较器；所述第一比较器，其第一输入端用于接收第一输入信号，其第二输入端用于接收第一参考信号，其第三输入端与所述第四比较器的第一输出端连接，其第四输入端与所述第四比较器的第二输出端连接；所述第二比较器，其第一输入端用于接收第一输入信号，其第二输入端用于接收第一参考信号，其第三输入端与所述第一比较器的第一输出端连接，其第四输入端与所述第一
比较器的第二输出端连接；所述第三比较器，其第一输入端用于接收第一输入信号，其第二输入端用于接收第一参考信号，其第三输入端与所述第二比较器的第一输出端连接，其第四输入端与所述第二比较器的第二输出端连接；所述第四比较器，其第一输入端用于接收第一输入信号，其第二输入端用于接收第一参考信号，其第三输入端与所述第三比较器的第一输出端连接，其第四输入端与所述第三比较器的第二输出端连接。13.根据权利要求12所述的判决反馈均衡电路，其特征在于：所述第一比较器的第一时钟信号的相位比所述第二比较器的第二时钟信号的相位早90
°
；所述第一比较器的第一时钟信号的相位比所述第三比较器的第三时钟信号的相位早180
°
；所述第一比较器的第一时钟信号的相位比所述第四比较器的第四时钟信号的相位早270
°
。14.根据权利要求13所述的判决反馈均衡电路，其特征在于：所述第一比较器的输出端的电压翻转时间至所述第四比较器的输出端的电压翻转时间均小于所述第一时钟信号和所述第二时钟信号之间的时间间隔。15.根据权利要求12至14中任意一项所述的判决反馈均衡电路，其特征在于，还包括：四个寄存器，依次标记为第一寄存器、第二寄存器、第三寄存器以及第四寄存器；所述第一寄存器的输入端与所述第一比较器的两个输出端连接；所述第二寄存器的输入端与所述第二比较器的两个输出端连接；所述第三寄存器的输入端与所述第三比较器的两个输出端连接；所述第四寄存器的输入端与所述第四比较器的两个输出端连接。
技术总结
本申请提供一种比较器及判决反馈均衡电路，比较器包括：第一级电路，其包括主电路、辅电路以及共有电路，主电路和辅电路均连接电源端或者接地端，共有电路连接接地端或者电源端，主电路用于在采样阶段根据第一输入信号和第一参考信号生成第一差分信号，辅电路用于在采样阶段根据第二输入信号和第二参考信号生成第二差分信号，第二级电路，其连接电源端和接地端，其与第一级电路的输出端连接，用于在重生阶段对第一差分信号和第二差分信号进行放大处理和锁存处理，以输出比较结果。本申请提供的比较器可以消除码间干扰，且工作电压也较低。较低。较低。
技术研发人员：谷银川
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.05.27
技术公布日：2022/11/29